ADC Sigma-Delta à temps continu et à haute résolution pour systèmes sans quartz

par Marco Orna

Projet de thèse en Nano electronique et nano technologies

Sous la direction de Dominique Morche.

Thèses en préparation à Grenoble Alpes en cotutelle avec l'Università degli Studi di Milano-Bicocca , dans le cadre de École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble) , en partenariat avec CEA/LETI (laboratoire) depuis le 23-04-2018 .


  • Résumé

    L'objectif est de développer un ADC présentant une dynamique de 100 dB sur une bande allant de 20Hz à 20 kHz (codage en loi A) pour les applications Audio Codec ou plus de 100dB sur une bande DC-10kHz pour les interfaces capteurs des applications IoT. Ce prototype devra s'avérer compatible avec des solutions de synthèse de fréquence sans quartz. Une technologie bas cout, avec des capacités MIM/MOM de bonnes résistances poly-silicium sera utilisée. Ce développement pourra à terme permettre le développement d'une solution plus bas cout que les premiers produits développés et permettra à STMicroelectronics de confirmer son emprise sur le marché des interfaces MEMS et de mieux se positionner sur les marchés audio. Pour relever ce défi, le candidat bénéficiera tout d'abord du background dans le domaine de STMicroelectronics et du CEA-LETI. Le travail s'effectuera également en collaboration avec un expert international du domaine de l'université de Milan, Mr Andrea Baschirotto. La première étape consistera tout d'abord à avoir une approche globale de la conception de l'architecture. En effet, comme l'a montré l'analyse de l'état de l'art, l'architecture du modulateur, l'architecture du DAC, la forme d'onde du DAC mais aussi la structure de la synthèse de fréquence et la distribution de l'horloge impactent fortement les performances, il faudra donc répartir les contraintes de façon optimale pour aboutir à des performances intéressantes. Une modélisation haut niveau de tous ces points permettra de bien maitriser ces compromis. Ensuite, une comparaison détaillée des différentes architectures de DAC sera menée afin de bien maitriser les avantages et inconvénients de chacune d'elles. Les architectures de synthèse de fréquence seront brièvement étudiées afin de comprendre les possibilités qui sont offertes dans les différentes architectures utilisées aujourd'hui. A partir de ces connaissances, il sera possible de proposer de nouvelles approches et de les évaluer. La solution la plus prometteuse sera choisie et l'implantation du codeur sigma delta sera réalisée en technologie CMOS 0,13m. Après fabrication, le circuit sera testé par le doctorant avec l'aide des équipes travaillant sur la même thématique. Si nécessaire, une deuxième version pourra être envoyée en fonderie pour améliorer les performances et corriger les éventuelles erreurs.

  • Titre traduit

    High Resolution Continuous Time ADC for Crystal-less Systems


  • Résumé

    The objective is to develop an ADC featuring a dynamic range of 100dB on a 20Hz-20kHz passband (complying to the A-law algorythm) for Audio Codec applications or more than 100dB over DC-10kHz for sensor interfaces in IoT applications. This prototype will have to fit a cristall-less solution for clock frequency generation. A cost-effective technology, with MIM/MOM capacitors and good poly-silicium resistors will be used. This developement could lead to a solution with a better cost-effectiveness than those previously produced and will let STMicroelectronics confirm its position on MEMS interfaces market while strenghtening its position on Audio market. In order to face this challenge, the candidate will have the benefit of all background on the subject from STMicroelectronics and CEA-LETI. This work will as well rely on the collaboration with an international expert in the field from University of Milan, Mr. Andrea Baschirotto. The first step will be approaching the architecture in general. As for the state-of-the-art, chosen architecture for the modulator, for its DAC, waveform of the DAC as well as clock frequency generation solution and the way it is supplied are of great performance impact. It will be therefore necessary to tighten or loosen our constraints properly in order to get to interesting performances. A high-level modeling of the system featuring all the latter behaviours will help us in the task. Following this, a complete and detailed comparison between different DAC architectures will be carried out, in order to be well aware of advantages and drawbacks for each of them. A brief study of clock frequency generation systems will also be carried out in order to aknowledge what each nowadays available solution has to offer. Starting from this knowledgebase, new approaches can be proposed and evaluated. The most promising solution will be chosen and an implementation in CMOS 0.13um will be produced. After physical realisation of the circuit, this will be tested by the candidate with help from teams working on the same subject. If necessary, a second version will be realised in order to improve performance and remedy possible errors.