Thèse soutenue

Accélération de l'inférence de la détection d'objets basée sur un réseau neuronal convolutif profond à l'aide de FPGA
FR  |  
EN
Accès à la thèse
Auteur / Autrice : Solomon Negussie Tesema
Direction : El-Bay Bourennane
Type : Thèse de doctorat
Discipline(s) : Instrumentation et informatique de l'image
Date : Soutenance le 09/09/2022
Etablissement(s) : Bourgogne Franche-Comté
Ecole(s) doctorale(s) : École doctorale Sciences pour l'ingénieur et microtechniques (Besançon ; 1991-....)
Partenaire(s) de recherche : Laboratoire : Imagerie et Vision Artificielle (ImVia) (Dijon)
Etablissement de préparation : Université de Bourgogne (1970-....)
Jury : Président / Présidente : Fan Yang Song
Rapporteurs / Rapporteuses : Camel Tanougast, Samy Meftali

Résumé

FR  |  
EN

La détection d'objets est l'un des domaines de recherche en vision par ordinateur les plus difficiles et pourtant essentiels. Elle consiste à étiqueter et à localiser tous les objets d'intérêt connus sur une image d'entrée en utilisant des boîtes de délimitation rectangulaires bien ajustées autour des objets. La détection d'objets, après avoir connu plusieurs évolutions et progressions, repose aujourd'hui sur les succès des réseaux de classification d'images basés sur des réseaux de neurones convolutifs profonds. Toutefois, à mesure que la profondeur et la complexité des réseaux neuronaux convolutifs augmentent, la vitesse de détection diminue et la précision augmente. Malheureusement, la plupart des applications de vision par ordinateur, comme le suivi d'objets en temps réel sur un système embarqué, nécessitent une détection d'objets légère, rapide et précise. Par conséquent, l'accélération de la détection d'objets est devenue un domaine de recherche très dynamique, avec beaucoup d'attention accordée à l'accélération basée sur le FPGA en raison de la haute efficacité énergétique, de la grande largeur de bande de données et de la programmabilité flexible du FPGA.Cette thèse de doctorat propose d'améliorer progressivement les modèles de détection d'objets en reconvertissant les détecteurs d'objets connus existants en modèles plus légers, plus précis et plus rapides. Nos modèles atteignent une précision comparable, tout en étant légers et rapides, à celles de obtenues par les meilleurs détecteurs de l'état de l'art. Nous proposons et mettons également en œuvre l'accélération de l'inférence de la détection d'objets à l'aide de cartes FPGA de différentes capacités et ressources. Nous nous concentrons sur les implémentations d'accélération d'inférence à haute efficacité énergétique et en ressources, tout en préservant les performances de précision du détecteur d'objets. Enfin, nous présentons diverses contributions auxiliaires telles qu'une technique de génération ou d'augmentation d'images synthétiques très significative pour l'entraînement d'un détecteur d'objets, ce qui est essentiel pour obtenir un détecteur d'objets performant. Dans l'ensemble, notre travail dans cette thèse comporte deux grandes parties : la conception et la mise en œuvre de modèles de détection d'objets légers et précis basés sur le CPU et le GPU et la mise en œuvre d'une accélération d'inférence de détection d'objets à haut débit, à faible consommation d'énergie et de ressources sur un FPGA.