Sciences de données pour la microélectronique : analyse de topographie

par Mehdi Kessar

Projet de thèse en Mathématiques Appliquées

Sous la direction de Pierre Lemaire.

Thèses en préparation à l'Université Grenoble Alpes , dans le cadre de École doctorale mathématiques, sciences et technologies de l'information, informatique (Grenoble) , en partenariat avec Sciences pour la conception, l'optimisation et la production (Grenoble) (laboratoire) et de RO - Recherche Opérationnelle (ancien LEIBNIZ) (equipe de recherche) depuis le 03-04-2018 .


  • Résumé

    L'évolution de la technologie pousse la micro-électronique à des contraintes dimensionnelles de plus en plus restrictives. La taille des transistors diminue constamment (de l'ordre de la dizaine de nanomètres), et leur densité sur les puces double tous les 18 mois, en suivant la loi de Moore. Les procédés de fabrication des puces se doivent d'être précis, avec une fenêtre de procédé de quelques nanomètres dans le cas des nœuds 14nm et 28nm. La prédiction de la topographie suivant une étape de fabrication va dans le sens de la maîtrise des marges d'erreurs, notamment pour le contrôle du focus en photolithographie. Des précédents résultats ont montré l'existence d'un lien entre le design des puces et la topographie, ainsi qu'entre la topographie et le contrôle du focus. La thèse se propose donc : • D'explorer des méthodes d'analyse de données mettant en jeu les designs des puces, les mesures de topographie et les marges du contrôle du focus pour anticiper les problèmes pouvant survenir pendant le procédé de photolithographie. • De définir de nouvelles métriques de caractérisation de la topographie pour proposer des indicateurs plus pertinents pour les ateliers de fabrication

  • Titre traduit

    Data science applied to data science : topography analysis


  • Résumé

    The evolution of technology raises extremely tight dimensional constraints in the field of micro-electronics. Transistors' size constantly get smaller (about tens of nanometers) and their density doubles every 18 months, following Moore's law. Chip manufacturing must fulfill great precision, with a process window of a few nanometers in the case of the 14nm and 28nm nodes. Topography prediction resulting from a process step helps in monitoring process window, in particular for focus control in photolithography. Previous study proved the existence of a high correlation between chip design and topography, as well as between topography and focus control. This PhD will focus on : • Exploring data analysis methods handling chip design, topography measurements and focus control process window to prevent problems during the photolithography process. • Define new metrics describing topography to give manufacturing workshops more relevant indicators