Gestion dynamique d'espaces de calcul reconfigurables: Un système de détection des piétons en temps réel.

par Metzli Ramirez Martinez

Projet de thèse en Informatique

Sous la direction de Sidi-Mohammed Senouci et de El-Bay Bourennane.


  • Résumé

    Au cours de ces dernières années, la détection de personnes a été un important sujet de recherche largement étudié et utilisé dans plusieurs domaines, tels que l'automobile ou la surveillance. Par conséquent, un système de détection de personnes qui soit robuste devient essentiel. L'objectif principal, dans ce travail, est donc de proposer une approche efficace et efficiente pour la détection de personnes sur une vidéo. En effet, cette approche doit être à la fois temps réel, fiable et économe en énergie. Pour atteindre ces objectifs, nous utilisons différentes stratégies matérielles et logicielles. Plus précisément, nous considérons l'application d'un prétraitement rapide pour réduire la quantité de données à traiter, et grâce à l'utilisation de la capacité de reconfiguration partielle dynamique (en anglais Dynamic Partial Reconfiguration - DPR) des FPGA, l'efficacité énergétique de l'architecture conçue est améliorée. L'architecture finale, a permis d'atteindre une vitesse allant jusqu'à 50 images VGA par seconde et elle réduit également de 7% la consommation d'énergie de l'implémentation statique de HOG.

  • Titre traduit

    Dynamic management of reconfigurable logical computing areas: A real-time system for pedestrian detection.


  • Résumé

    In recent years, human detection has been an important research subject widely studied and used in many fields, such as automotive or surveillance. Therefore, a robust human detection system is becoming essential. The main objective, in this work, is to propose an efficient and effective approach for people detection in video. This approach should have the following characteristics: real-time performance, reliable detection, and energy efficiency. In order to achieve this goal, we use different hardware and software strategies. Specifically, we consider the application of a fast preprocessing to reduce the amount of data to process, and through the utilization of the dynamic partial reconfiguration (DPR) capability of the FPGAs, the energy efficiency of the designed architecture is improved. This final architecture achieves a speed up to 50 VGA fps and it reduces by 7% the energy consumption from the static version implementation.