Approche orientée modèle pour la conception de systèmes embarqués à la fois sûrs, sécurisés et efficaces

par Maysam Zoor

Projet de thèse en Informatique

Sous la direction de Ludovic Apvrille et de Renaud Pacalet.

Thèses en préparation à Paris Saclay , dans le cadre de Sciences et Technologies de l'Information et de la Communication , en partenariat avec LTCI - Laboratoire de Traitement et Communication de l'Information (laboratoire) , SEN-LabSoc : Electronique des Systèmes Numériques Complexes (equipe de recherche) et de Télécom ParisTech (établissement de préparation de la thèse) depuis le 01-12-2017 .


  • Résumé

    Les attaques régulièrement publiées sur les systèmes embarqués démontrent le besoin de mieux sécuriser ces systèmes av ant qu'ils ne soient mis sur le marché, c'est à dire lors de leur conception. L'environnement SysML-Sec [1] de Telecom ParisTech a été proposé pour répondre au besoin de conception des systèmes sécurisés à l'aide d'une appr oche orientée modèles et de preuves. Toutefois, SysML-Sec ne considère pas suffisamment la phase de partitionnement lo giciel/matériel pendant laquelle les principales décisions d'architecture sont prises. La thèse s'intéresse donc à la conception de l'architecture par itération sur les exigences de sécurité, les attaques et les architecture candidates. Elle consistera à définir cette itération, puis à enrichir la méthodologie et les modèles de SysML-Sec, et enfin à im plémenter ces extensions dans l'outil support à SysML-Sec: TTool [2]. La thèse se déroulera dans le cadre d'un projet Européen appelé ``Aquas'', qui est en cours de démarrage. Le projet fo urnira notamment des études de cas industrielles qui serviront de point de départ aux travaux autour de SysML-Sec et T Tool. La thèse s'effectuera au LabSoC, un laboratoire de Telecom ParisTech situé à Sophia-Antipolis (Côte d'Azur).

  • Titre traduit

    Model-Based Approach to Design Safe, Secure and Efficient Embedded Systems


  • Résumé

    Attacks on embedded systems are frequently published: they demonstrate the need to better secure embedded systems before they are on the market, i.e. during their design process. The SysML-Sec [1] environment - developed by Telecom ParisTech - offers a model-driven approach to design secure embedded systems and perform security proofs. However, SysML-Sec does not fully address the hardware / software partitioning stage during which main system architectural decisions are taken. In particular, it does not offer any support to efficiently iterate between system requirements, threats, and candidate architectures. The Ph.D. candidate will thus need to propose extensions to SysML-Sec, and to implement these extensions within the TTool [2] toolkit supporting SysML-Sec. The Ph.D. work will be part of a European project - named Aquas - that will start presently. The project is expected to provide industrial case studies that will serve as starting points for the project. The laboratory of the Ph.D. is called ``LabSoc'' - a lab of Telecom ParisTech, a French Engineering School - and is located in Sophia Antipolis on the French Riviera.