Mesures analogiques basées sur un équipement de test numérique en vue du test faible coût de de circuits intégrés analogiques/RF

par Thibault Vayssade

Projet de thèse en SYAM - Systèmes Automatiques et Micro-Électroniques

Sous la direction de Laurent Latorre et de Florence Azais.

Thèses en préparation à Montpellier , dans le cadre de École Doctorale Information, Structures, Systèmes (Montpellier ; 2015) , en partenariat avec Laboratoire d'informatique, de robotique et de micro-électronique (Montpellier) (laboratoire) et de Département Microélectronique (equipe de recherche) depuis le 13-11-2017 .


  • Résumé

    Le but de cette thèse est de développer des solutions de test pour des circuits analogiques/RF en utilisant des testeurs numériques peu coûteux. L'idée de base consiste à convertir le signal analogique/RF en un flux bianire. Cette conversion peut être réalisée par un simple étage de comparateur qui peut être situé sur puce ou, en utilisant un canal numérique d'un équipement de test standard. Lors de cette conversion, l'information véhiculée par le signal analogique/RF (amplitude, fréquence, phase ...) est transformée en un flot binaire. L'idée est de développer des algorithmes de post-traitement dédiés afin de récupérer les caractéristiques du signal analogique, de sorte qu'un test à faible coût devienne possible. Cette approche est motivée par le fait qu'avec la mise à l'échelle de la technologie, les circuits fonctionnent à des tensions d'alimentation plus faibles mais avec des fréquences toujours plus élevées. En d'autres termes, la mise à l'échelle de la technologie cède à une résolution de tension dégradée mais améliore la résolution temporelle. L'objectif est d'exploiter cette tendance et de développer des solutions de test reposant sur des données temporelles plutôt que sur des mesures de tension. Le principal avantage de ces solutions réside dans la réduction des équipements de test nécessaire, car elle permet de se débarrasser des ressources coûteuses d'analyse analogique/RF requises pour la méthode conventionnelle. De plus, les canaux numériques sont généralement disponibles en grand nombre sur un ATE standard. Cela offre aussi la possibilité de mettre en œuvre des tests multi-sites afin de réduire davantage les coûts de test. Dans le cadre de cette thèse, un premier objectif est de mettre en œuvre une telle stratégie pour un Smart Home Transceiver (2.4GHz) de NXP Semiconductors destiné au marché en croissance de l'Internet des Objets (IoT). Des algorithmes dédiés ainsi que leurs configurations de test associées seront développés pour estimer différentes caractéristiques du signal, en ciblant plus spécifiquement les mesures EVM pour le module émetteur. Les performances réalisables seront d'abord évaluées par simulation (environnement Matlab) puis validées par des mesures expérimentales réalisées sur un ATE numérique industriel. Un deuxième objectif est d'optimiser les algorithmes développés afin de permettre l'intégration dans un système sur puce (SoC) avancé. Les avantages supplémentaires de l'intégration sur puce sont (i) un coût de test plus bas avec un nombre de canaux ATE éventuellement réduit et une capacité de test parallèle, et (ii) la possibilité d'effectuer des mesures dans l'application pour améliorer la sécurité.

  • Titre traduit

    Analog Measurements based on Digital Test Equipment for Low Cost Testing of Analog/RF Integrated Circuits


  • Résumé

    The purpose of this thesis is to develop test solutions for analog/RF devices that make use of inexpensive digital testers. The basic idea consists of converting the analog/RF signal into a digital bit stream. This conversion may be achieved by a simple comparator stage, that can be located on-chip or by using simple digital channel of standard test equipment. During this conversion, the information carried by the analog/RF signal (amplitude, frequency, phase…) is transformed into a timing information in the digital bit stream. The idea is then to develop dedicated post-processing algorithms in order to retrieve the analog signal characteristics, so that low-cost test becomes possible. This approach is motivated by the fact that with technology scaling, circuits operate at lower supply voltages but with ever higher frequencies. In other words, technology scaling yields to degraded voltage resolution but improved time resolution. The objective is to exploit this trend and develop test solutions that rely on time-based data rather than on voltage measurements. The main benefit of such solutions resides in the dramatic reduction in the required test equipment since it permits to get rid of the expensive analog/RF tester resources required for the conventional method. Moreover, because digital channels are usually available in a large number on a standard ATE, it also offers the possibility to implement multi-site testing in order to further reduce the testing costs. In the framework of this thesis, a first objective is to implement such a strategy for a Smart Home Transceiver (2.4GHz) from NXP Semiconductors intended for Internet of Things (IoT) growing market. Dedicated algorithms together with their associated test configurations will be developed to estimate different signal characteristics, targeting more specifically EVM measurements for the transmitter module. The performances that can be achieved will be first evaluated by simulation (Matlab environment) and then validated through experimental measurements performed on an industrial digital ATE. A second objective is to optimize the developed algorithms in order to permit on-chip integration in an advanced System-on-Chip (SoC). Additional benefits of on-chip integration are (i) a lower test cost with a possibly reduced ATE channel count and parallel testing capability, and (ii) the possibility of performing measurements in the application for safety enhancement.