Test et caractérisation des interconnexions 3D haute densité

par Imed Jani

Projet de thèse en Nano electronique et nano technologies

Sous la direction de Edith Beigne, Didier Lattard et de Pascal Vivet.

Thèses en préparation à Grenoble Alpes , dans le cadre de École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble) , en partenariat avec CEA/LETI (laboratoire) depuis le 03-10-2016 .


  • Résumé

    Le développement de la technologie 3D est conduit en partenariat étroit avec la conception des architectures de calcul, ceci pour optimiser les performances en termes de densité d'interconnexion verticales et de répartition des fonctions sur les différentes couches. En fonction de la granularité du partitionnement, il est nécessaire de disposer d'une densité d'interconnexion plus ou moins importante. Les densités d'interconnexion élevées (pitch de l'ordre du μm) sont en développement au Leti et sont prometteuses en termes de gain en performance. Ces développements placent le CEA-Leti comme pionniers puisque l'état de l'art se situe entre 5 et 10 μm. La caractérisation des technologies et le test des circuits applicatifs sont des étapes cruciales et sont habituellement bien séparés. Des véhicules de test et de caractérisation sont développés en parallèle avec la mise au point de la technologie afin d'en caractériser les performances électriques (R, L, C, couplage, …). Ces structures sont en général relativement simples et elles sont conçues en dessinant directement les masques. Le test des circuits applicatifs fait appel à des techniques standards basées sur des structures BIST (Built-In-Self-Test), SCAN et JTAG permettant de trier des pièces après fabrication. La mise en œuvre de ces techniques consiste à intégrer des dispositifs spécifiques lors de la conception du circuit. Le sujet de stage propose d'aborder des solutions mixant ces différentes approches pour les technologies 3D.

  • Titre traduit

    Test and characterization of 3D high-density interconnects


  • Résumé

    The development of 3D technology is conducted in close partnership with the design of computing architectures, this to optimize performance in terms of vertical interconnect density and distribution of functions on different layers. Depending on the granularity of partitioning, it is necessary to have a greater or lesser density interconnection. The high density interconnect (pitch on the order of microns) are being developed at Leti and are promising in terms of performance gain. These developments place the CEA-Leti as pioneers since the state of the art is between 5 and 10 μm. Characterization technologies and testing of application circuits are vital steps and are usually well separated. Vehicle test and characterization are developed in parallel with the development of technology to characterize the electrical performance (R, L, C, coupling, ...). These structures are usually relatively simple and are designed by drawing directly masks. The test application circuit uses standard techniques based BIST structures (Built-In-Self-Test), SCAN and JTAG for sorting parts after manufacture. The implementation of these techniques is to incorporate specific features when designing the circuit. The internship subject proposes to address solutions combining these different approaches for 3D technologies.