Technologie hybride CMOS/NEMS 3D pour la logique et les mémoires efficaces en énergie

par Giulia Usai

Projet de thèse en Nano electronique et nano technologies

Sous la direction de Thomas Ernst et de Tsu-Jae King Liu.

Thèses en préparation à Grenoble Alpes , dans le cadre de École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble) , en partenariat avec CEA/LETI (laboratoire) depuis le 20-10-2016 .


  • Résumé

    L'utilisation de relais Nano-Electro-Mécaniques (NEM) pour les circuits logiques a été récemment proposée afin de contourner une limite fondamentale d'efficacité en énergie de la technologie CMOS. Le courant nul à l'état bloqué des relais NEM ainsi que leur commutation extrêmement abrupte permettent en effet de s'affranchir efficacement d'un compromis médiocre en termes de consommation de puissance active et passive lorsque l'on fait décroître la tension d'alimentation VDD. Plutôt qu'en remplacement total du transistor MOS, en raison de handicaps intrinsèques en termes de densité et de fréquence de commutation, une approche intermédiaire consiste à envisager les relais NEM comme un complément aux circuits CMOS (buffers, éléments non-volatils pour SRAM et CAM) fabriqué dans un schéma d'intégration 3D. Pour certains designs adéquats, exempts de couches diélectriques, une résistance accrue aux rayons ionisants est également pressentie, ce qui rend de tels composants intéressants pour les applications de défenses ou aérospatiales. Cette these s'inscrira dans une thématique focalisée sur les relais à actuation électrostatique, et il sera attendu du (de la) candidat(e) : - Mener une étude de design (configuration, dimensions, matériaux) basée sur la simulation qui visera à optimiser les performances du relai NEM en termes de consommation d'énergie, délai de commutation, densité d'intégration, fiabilité - Concevoir et développer un schéma de co-intégration CMOS/NEMS 3D séquentielle afin de démontrer la faisabilité et l'intérêt de circuits hybrides. -Etudier et caractériser l'impact des radiations sur le fonctionnement de ces composants.

  • Titre traduit

    3D hybrid CMOS/NEMS technology for energy efficient digital logic and memory


  • Résumé

    Using Nano-Electro-Mechanical (NEM) relays for digital logic circuits was recently proposed in order to overcome the fundamental energy-efficiency limitations that mainstream CMOS technology is currently facing. The cumulated benefits of essentially zero Off-State current and ultimately abrupt DC switching characteristics enable solving the power-performance trade-off as the supply voltage VDD is reduced. Rather than in total replacement of MOSFETs, due to intrinsic handicaps in terms of density and operation frequency, an intermediate approach consists in using NEM relays as a complement to CMOS circuits (buffers, non-volatile elements for SRAM and CAM) fabricated in a 3D integration scheme. For some particular switch designs (eg free of dielectric layers), an increased resistance to ionizing radiations is also anticipated, making such components valuable for defense or aerospace applications. This thesis will take place within an activity focusing on electrostatically actuated relays. The candidate will be expected to: - Lead a systematic design study (configuration, dimensions, materials) based on simulation aiming at optimizing the NEM relay performance in terms of energy consumption, switching delay, integration density and reliability - Conceive and develop a 3D sequential co-integration scheme in order to demonstrate the feasibility and interest of hybrid CMOS/NEMS components - Study and characterize the impact of radiations on the above-mentioned components operation