Vérification formelle concluante des propriétés de systèmes multi-horloges

par Guillaume Plassan

Projet de thèse en Nano electronique et nano technologies

Sous la direction de Dominique Borrione et de Katell Morin-allory.

Thèses en préparation à Grenoble Alpes , dans le cadre de Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS) , en partenariat avec Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés (laboratoire) depuis le 15-12-2014 .


  • Résumé

    Récemment, le nombre d'architectures "multi-horloge" avancées a augmenté de façon spectaculaire en raison des exigences de haute performance et faible consommation d'énergie dans les designs SoC (System on Chip). Les interactions entre les domaines d'horloge("CDC") doivent être vérifiées pour garantir le bon fonctionnement du design. Pour les designs avec des domaines d'horloge multiples, la simulation au niveau RTL ou de type « gate-level » ne permet pas de saisir avec précision les temps de transferts de données entre les divers domaines d'horloge. C'est pourquoi, même en exécutant une simulation exhaustive, le comportement du circuit ne peut pas être prédit avec précision, et d'importants bugs pourraient passer au travers des flux de vérification. Par conséquent, un outil de vérification CDC spécialisé de type "statique" utilisant des techniques de vérification formelle est nécessaire. L'objectif de cette thèse est de construire une plate-forme complète autour de l'outil Atrenta Spyglass-CDC pour que l'outil soit capable de vérifier plus rapidement des propriétés CDC des SoC fournies par notre partenaire ST-Microelectronics. L'idée est d'utiliser l'environnement de vérification dynamique du designer et son/sa connaissance de l'architecture du design pour aider à obtenir un "CDC sign-off" du SoC (par exemple, soit tous les CDC sont prouvés corrects, soit tous les dysfonctionnements sont exhibés.) Pour cela, Le doctorant devra alors étendre le flot de vérification « Atrenta - Coverage-Driven Formal (CDF) » qui vise à compléter l'approche de vérification formelle existante en fournissant une couverture des propriétés précises pour chaque instance de vérification formelle et ainsi de comprendre automatiquement pourquoi la vérification ne peut conclure rapidement dans l'outil SpyGlass CDC. Ce nouveau système de mesure de couverture peut être ensuite utilisé par l'outil pour guider l'algorithme de vérification formelle dans son parcours des espaces des états du SoC pour atteindre une vérification complète des propriétés CDC du SoC.

  • Titre traduit

    Conclusive formal verification of clock domain crossing properties


  • Résumé

    Recently the number of advanced multiclocking architectures has increased dramatically because of the demands for high performance and low power consumption in SoC (System on Chip) designs. The interactions between these clock domains need to be verified to ensure correct functionality. For multi-clock domain designs, Register Transfer Level (RTL) or gate-level simulation cannot accurately capture the timing of data transfers between different clock domains. Consequently, even if an exhaustive simulation is run, the device behavior cannot be accurately predicted, and serious bugs may be missed in the verification flows. Therefore, a specialized CDC verification tool is needed to deal with the difficult verification issue, which cannot be handled by simulation-based verified methodologies. The goal of this thesis is to build a complete platform around the Atrenta Spyglass-CDC tool. The aim is to obtain faster convergence on hard to conclude CDC properties, on specific designs provided by our partner at ST-Microelectronics. The idea is to make use of the dynamic verification environment of the designer and his/her knowledge of the design to help with the CDC sign-off of the design. The first objective of the thesis is to integrate the Spyglass-CDC tool into the dynamic verification environment of our partner at ST-Microelectronics. The PhD student will then have to extend Atrenta's "Coverage-Driven Formal (CDF)" verification flow that complements existing formal verification approach by providing a property-specific coverage for each formal verification instance performed by SpyGlass CDC rules. The new coverage metric can be used to decide on the next steps for an incomplete verification.