Contribution aux développements de circuits de qualification pour une plateforme photonique sur silicium hybride visant des débits supérieurs à 25Gb/s

par Audrey Michard

Projet de thèse en Electronique et Optoélectronique, Nano- et Microtechnologies

Sous la direction de Philippe Benabes et de Pietro Ferreira.

Thèses en préparation à Paris Saclay , dans le cadre de Electrical,Optical,Bio: PHYSICS_AND_ENGINEERING , en partenariat avec Génie électrique et électronique de Paris (laboratoire) et de CentraleSupélec (établissement de préparation de la thèse) depuis le 01-10-2015 .


  • Résumé

    La photonique sur silicium connaît depuis plusieurs années un fort développement avec la démonstration d'importants résultats concernant les dispositifs passifs et actifs. Les applications se situent d'une part dans le domaine des communications optiques à courte ou longue distance entre équipements, le silicium pouvant y apporter des solutions pour l'augmentation des débits (> 100 Gb/s) et de coût, et d'autre part en microélectronique, la photonique permettant de dépasser les limitations des interconnexions métalliques par exemple. STMicroelectronics, leader européen de fabricants de semi-conducteurs, s'est lancé depuis 2012 dans le développement d'une plateforme photonique sur silicium sur wafers de 300 mm sur le site de Crolles. Les principaux objectifs de cette plateforme EPIC sur silicium (Electronic and Photonic Integrated Circuit) sont : l'évolution des émetteurs-récepteurs élémentaires à des débits de 25 Gb/s à moyen terme, une densité d'intégration accrue des systèmes et la capacité à gérer plusieurs longueurs d'onde. Ce besoin et cette ambition ont pour conséquence de relever les défis de rendement et de tests de ces composants optiques à l'instar des exigences habituelles dans le monde la microélectronique. Les techniques de caractérisation classiques basées sur l'utilisation d'un porte-fibres que l'on déplace à la surface du wafer requièrent des contraintes importantes liées à l'utilisation des coupleurs optiques. Notre objectif premier concerne donc la mise au point de circuits de qualification proposant ainsi une alternative à cette approche, en intégrant directement un test adéquat à l'échelle de la puce. Cette solution tire bénéfice de l'architecture même de l'assemblage en 3 dimensions des éléments constitutifs au sein de l'interposeur photonique et permet de traiter l'hétérogénéité des composants passifs et actifs. Les circuits de qualification devront également être capables de détecter une déviation des performances attendues à l'échelle du wafer jusqu'à la mise en boitier finale. Cette volonté répond à une évidence technique et de coût, avec une ambition affichée de se différencier des autres plateformes photoniques silicium concurrentes en cours de développement, en proposant notamment à nos clients ces circuits de qualification comme une IP (Intellectual Property) qu'ils pourront inclure dans la conception globale du circuit, visant ainsi une connaissance des dérives au fil du flow d'assemblage.

  • Titre traduit

    Contribution to qualification circuits development for an hybrid photonic platform based on silicon, aiming for data rate up to 25 Gbps


  • Résumé

    Stimulated by a series of important breakthroughs, silicon photonics has been experiencing a significant development for several years. Passive and active devices have been demonstrated and the most promising applications are in the field of short- and long-distance optical communications and in microelectronics to overpass the limitations of metallic interconnects. STMicroelectronics, European largest semiconductor manufacturer, has been developing a photonic platform on silicon on 300 mm wafers in Crolles since 2012. The main objectives of this EPIC platform (Electronic and Photonic Integrated Circuits) are: the evolution of basic transceivers for data rates up to 25 Gb/s, a high integration density and the ability to manage several wavelengths. This need and this ambition address the challenges on efficiency and tests of these optical components like the usual requirements in the microelectronics world. The standard characterization techniques based on the use of a fiber-array which is moved on a wafer surface require significant constraints related to optical couplers. Our first purpose is therefore to design and realize qualification circuits, offering an alternative to this approach by directly integrating an adequate test on the chip. This solution benefits from the 3D assembly architecture of the components within the photonics interposer and can handle the heterogeneity of passive and active components. The qualification circuits must also be able to detect a deviation of the expected performances at the level of wafer up to the final packaging. This commitment meets technical and cost evidences but also show our ambition to differentiate from competing silicon photonic platforms, in particular by offering our customers these qualification circuits as an IP (Intellectual Property) which could be included in the overall circuit design in order to have access to drifts over the assembly flow.