Modulateur Sigma Delta passe-bande à temps continu

par Zoltan Nemes

Projet de thèse en Nano electronique et nano technologies

Sous la direction de Dominique Morche, Maurits Ortmanns et de Stéphane Le Tual.

Thèses en préparation à l'Université Grenoble Alpes (ComUE) , dans le cadre de École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble) , en partenariat avec CEA/LETI (laboratoire) depuis le 09-05-2016 .


  • Résumé

    Modulateur Sigma Delta passe-bande à temps continu reconfigurable Proposition de sujet de thèse S. Le Tual - M. Ortmans – D. Morche Contexte : À cause du coût d'installation de la FTTC (Fiber To The Home), il y a toujours une forte motivation pour exploiter au maximum les équipements déjà existants comme le câble coaxial, non seulement pour distribuer la TV numérique mais aussi pour fournir un accès à internet. C'est la raison principal pour laquelle le standard DOCSIS (Data Over Service Interface Specification) continue d'évoluer. Alors que la précédente version se concentrait principalement sur l'augmentation du taux de transfert de données, le DOCSIS 3.0 apporte, en plus d'une augmentation du taux de transfert une plus grande flexibilité. Cette flexibilité est basée sur la possibilité d'agréger des porteuses ainsi que sur l'allocation dynamique des canaux. Cette fonctionnalité est intéressante pour le fournisseur d'accès à Internet puisque ça lui permet d'améliorer sa Qualité de Service en exploitant temporairement les canaux non utilisés. Plus récemment (2013), le DOCSIS 3.1 fut établi et l'utilisation de modulation OFDM dans le standard permet d'atteindre des taux de transfert descendant de 5Gb/s et montant de 2Gb/s. Les premiers Systèmes sur Puce correspondant à ce standard ont été présentés au dernier Show CES à Las Vegas par STMicroelectronics et Broadcom. Cependant, dans le nouveau standard, plusieurs cas d'utilisation imposent de recevoir un signal à bande étroite (quelques MHz) parmi plusieurs dans la bande de fréquence du câble (de 42MHz à 1200MHz) avec la meilleur efficacité énergétique possible. - Le « Fast zapping » a besoin de recevoir 4 canaux vidéo simultanément dans 1GHz de largeur de bande : 1 pour enregistrer, 1 pour regarder, et deux pour pouvoir basculer rapidement sur la chaîne précédente ou suivante. -Le mode batterie du standard DOCSIS requièrt aussi d'avoir une bande étroite de secours pour la communication vocale avec plusieurs heures d'autonomie. - En plus, Les tuners numériques terrestres nécessitent de recevoir des canaux de plusieurs MHz dans la bande de 47MHz à 860MHz avec au moins 13 bits effectifs de résolution. Ces applications créent un besoin pour un récepteur reconfigurable agile et basse consommation capable de numériser des signaux de quelques MHz de bande passante dans une largeur de bande de 1GHz Dans les implémentations actuelles du standard, différentes approches ont été utilisées pour dynamiquement capturer le canal requis. Dans [1], plusieurs tuners (basé sur la solution classique de translation en bande de base avec des mélangeurs en quadratures) sont utilisés en parallèle. Dans [2] une approche plus numérique est utilisée. La totalité de la bande passante reçue est numérisée et la sélection des bandes désirées est faite dans le domaine numérique. La seconde solution peut offrir toute la flexibilité nécessaire pour l'allocation dynamique de canaux, mais au prix d'une consommation de puissance élevée dû à la numérisation de toute la bande, en particulier parce que de grandes dynamiques d'entrées sont requises pour le DOCSIS 3.1. La conséquence directe est qu'une nouvelle solution est nécessaire. Objectifs et Approche Proposés L'objectif global de la thèse est de développer une nouvelle implémentation de la partie flexible du modem (pour couvrir les fonctionnalités listées) avec une efficacité énergétique bien meilleure. Il est clair qu'une fois que tous les produits seront disponibles sur le marché, l'efficacité énergétique de la solution proposée sera un différentiateur majeur pour la future génération. Dans ce but, l'approche proposée doit réaliser la sélection du canal au sein même du convertisseur analogique numérique. Pour ce genre d'application, une solution basée sur les modulateurs sigma-delta passe-bande reconfigurables sera explorée. En comparaison de la méthode classique réalisant filtrage, mélange, et la conversion de donnée en bande de base à la fréquence de Nyquist, les modulateurs sigma-delta (MSD) passe-bande (PB) pourraient en effet offrir les avantages suivants pour l'exemple de l'application DVB-C : - Quelques MSD passe-bande permettent d'allouer et de convertir plusieurs sous-bandes, avec la promesse d'être arbitrairement sélectionnable à travers toute la bande d'intérêt - Une implémentation à temps continu du MSD permet de filtrer implicitement la bande désirée, permettant ainsi d'éviter, ou au moins de relâcher les contraintes du filtre en entrée. Cela inclus du filtrage anti-repliement implicite - Un MSD PB permet de reconfigurer individuellement la dynamique d'entrée des sous-bandes indépendamment de la dynamique d'entrée sur l'ensemble de la bande, ce qui permet d'optimiser la consommation de puissance du MSD PB - Un MSD PB promet de relaxer les contraintes de translation de fréquence existantes dans le mélangeur classique en amont, ce qui peut servir comme compromis de puissance entre l'amont de la chaîne et le CAN. - L'architecture de la synthèse de fréquence sera grandement simplifiée en comparaison d'une approche à base de banc de filtres à N trajets, et sa consommation de puissance est indépendante du nombre de canaux actifs. Les modulateurs Sigma-Delta passe-bande sont connus depuis longtemps [4]. La conversion analogique numérique passe-bande aide à déplacer les fonctions analogiques classiques dans le domaine numérique puisque cela. évite le mélangeur analogique et partiellement le filtrage en amont; des contraintes de bruit de phase relaxées sont aussi communément rapportées. Jusqu'à maintenant la plus part des implémentations de circuits publiées [3] ont des figures de mérite significativement plus basses par rapport aux modulateurs passe-bas et ont une flexibilité limitée. Une des raisons principales est que le résonateur au sein du modulateur requièrt un facteur de qualité important, ce qui entraîne généralement une forte consommation si un résonateur actif est utilisé. Aussi, des composants externes sont typiquement utilisés pour des résonateurs à haut facteur de qualité [5], ce qui augmente l'empreinte, le coût du système, et est synonyme de capacités parasites importantes aux interfaces, ce qui encore une fois pénalise le fonctionnement à haute vitesse. Même en faisant face à ces désavantages de l'état de l'art, l'attractivité générale de l'approche est évidente : par rapport à [1], des mélangeurs en quadratures et la génération d'un oscillateur local flexible sont évités, et par rapport à [2], la bande convertie est bien moindre, réduisant ainsi la puissance consommée. Cependant, des améliorations de l'efficacité énergétique des MSD passe-bande rendraient cette approche encore plus attirante. La flexibilité restreinte de MSD passe-bande est compréhensible : D'un point de vue système le comportement des modulateurs passe-bande peut-être obtenu par différente méthodologies de conception, e.g. par transformation de passe-bas vers passe-bande, par des procédures de conception direct de filtre passe-bande ou encore par optimisation numérique. La reconfigurabilité peut être obtenue de diverses manières : en ajustant tous les paramètres du filtre, mais aussi la reconfiguration la forme du signal de contre réaction a été employée. La plupart de ces approches de reconfigurabilité augmente lourdement la complexité de la conception, parce que de nombreux paramètres doivent être implémentés à l'aide de capacitances et de résistances ajustables ou de matrice de sources de courant. Une nouvelle approche de synthèse sera développée pour éviter cet inconvénient. Les objectifs pertinents sont donc d'améliorer significativement l'efficacité énergétique des modulateurs passe-bande ainsi que leur flexibilité. Non seulement la communication par câble bénéficiera de telles améliorations, mais aussi d'autres applications telles que la communication sans fil. L'utilisation de la technologie avancée 28nm FD-SOI, grâce à sa fréquence de transition élevée, offrira de nouvelles opportunités en termes de résonateur actif. En plus la “back gate” est intéressante pour implémenter la reconfigurabilité. Organisation du travail de recherche: Dans le but de réaliser un tel modulateur passe-bande reconfigurable avec une consommation de puissance compétitive et une grande flexibilité, le travail de recherche suivant et envisagé. Le programme de travail va ainsi couvrir les domaines suivants : - Premièrement les besoins de l'application seront extraits du standard et les différentes solutions d'implémentation seront analysées en détails. L'objectif est de clairement définir les limites en termes de performances et de puissance des approches existantes et ensuite de définir les spécifications potentiels du MSD passe-bande [LETI-ST] Durant cette tâche, l'investigation se portera aussi sur quelle l'architecture la plus faisable pour un MSD hautement reconfigurable, c'est-à-dire un unique MSD avec une large plage d'accordabilité ou une multitude de sous MSD, chacun ayant une plage d'accordabilité limitée et étant optimisé sur les plans architectural et circuit pour cette plage seulement [ULM-LETI] - Deuxièmement, la synthèse architecturale des MSD passe-bande reconfigurables sera analysée. Pour se faire, un outil existant pour les MSD passe-bas, basé sur une recherche heuristique [6], sera utilisé et étendue. Cet outil permet de dimensionner les MSD PB en considérant les non-idéalités ainsi que les contraintes implicites de filtrage du signal. L'outil peut aussi être utilisé pour trouver la manière la plus adéquate pour reconfigurer l'encoche du MSD PB, celle qui utilise le nombre minimum de paramètres ajustables. Cette approche contraste fortement avec celles plus classiques où les non-idéalités ne sont peu ou pas couvertes durant le processus de dimensionnement, et où la fonction de transfère du signal n'est pas couverte du tout durant le processus de conception de l'architecture [ULM-LETI] - Ensuite des implémentations améliorées de résonateur à fort coefficient de qualité seront étudiées. Ainsi, l'approche classique utilisant une inductance externe sera comparée à des structures de résonateur non classiques sur puce. La simulation sera faite en utilisant des modèles de la technologie 28nm FD-SOI, qui est bien maitrisée par les partenaires [7]. Il sera aussi exploré la possibilité d'utiliser des technique de réduction d'amplitude [8], combiné avec l'implémentation du résonateur à base de filtres GmC. Aussi, la reconfiguration d'amplificateurs opérationnels à chemins multiples au sein du résonateur sera considérée. À ce stade, une puce de test sera probablement développée avec un modulateur simplifié pour valider l'architecture et les performances du résonateur accordable [ST-ULM]. - L'approche typique consistant à utiliser plusieurs tensions d'alimentation pour améliorer les performances en bruit et en linéarité dans le CNA sera examinée par rapport à la disponibilité de ces tensions d'alimentation ou des circuits de gestion d'alimentation nécessaires. Aussi, des techniques de linéarisation pour le CNA multi-bit dans le MSD PB seront comparées, là où le DEM (Dynamic Element Matching pour réduire l'influence du mismatch dans le CNA) est généralement évité pour des raisons de complexité et de consommation de puissance, et qu'une conversion multi-bit sera très probablement requise par l'application pour atteindre la résolution nécessaire avec un sur-échantillonnage limité. Pour cette raison, une approche précédemment utilisée pour des MSD passe-bas et qui est basé sur une estimation en arrière-plan des mismatches dans le CNA multi-bit, sera étendue au modulateur PB [ULM-LETI] - Suivant les résultats obtenus à la tâche précédente, l'architecture du modulateur complet sera finalisée. Ensuite toutes les briques de base seront développées et assemblées pour construire le modulateur complet. Une attention particulière sera portée à la préparation du test dans le but d'être capable d'extraire les performances de chaque brique de l'ensemble du modulateur (la nature asservie des MSD peut rendre cette tâche ardue). [ST-LETI] - Avant chaque tape-out, une design review sera organisée avec pour but de : réaliser une vérification final top layout et simulation post-layout à ST (tous les partenaires impliqués) - Le circuit sera envoyé pour la fabrication avec de la marge (dans le but d'être capable de soumettre plusieurs version du circuit). Une carte de test dédiée sera conçue et fabriquée et la puce sera entièrement caractérisée. Suivant les résultats du test, quelques ajustements de la conception seront peut-être nécessaires pour améliorer les performances. [ST-ULM] - À la fin, les derniers mois de la thèse seront dédiés à l'écriture du manuel de thèse [LETI-ULM] Le conseil consultatif de la thèse sera composé de trois personnes et leur équipe associée - Stéphane Le Tual de STMicroelectronics. M. Le Tual est spécialisé dans les CAN rapides et a une grande expérience en conception analogique ainsi qu'une connaissance de la technologie FD-SOI. M. Le Tual est un membre du comité de l'ISSCC. - Maurits Ortmans de l'université de Ulm. M. Ortmans a une forte expertise dans la conception des modulateurs sigma-delta, et en particulier dans les modulateur à temps continue passe-bande. M. Ortmans est un membre du comité de l'ISSCC. - Dominique Morche du LETI. M. Morche a travaillé sur les modulateurs sigma-delta il y quelque temps et est maintenant impliqué dans la conception système ainsi que dans la conception en technologie 28nm FD-SOI. Comme on peut le constater les 3 personnes impliquées sont très complémentaires. Dans un but de clarté, pour chacune des tâches précédemment décrites, les deux contributeurs principaux à la direction des travaux ont été cités (ce qui n'empêche évidemment pas le troisième de participer), le premier étant le responsable de la tâche.  Bibliography [1] Gatta, Francesco et al. “An Embedded 65 Nm CMOS Baseband IQ 48 MHz;1 GHz Dual Tuner for DOCSIS 3.0.” IEEE Journal of Solid-State Circuits 44, no. 12 (December 2009): 3511–25. [2] Janssen, E. et al. “A Direct Sampling Multi-Channel Receiver for DOCSIS 3.0 in 65nm CMOS.” In VLSI Circuits (VLSIC), 2011 Symposium on, 292–93. IEEE, 2011. [3] B. Murmann, “ADC Performance Survey 1997-2013,” [Online]. Available: http://www.stanford.edu/~murmann/adcsurvey.html, June 2013 [4] Andre, E., D. Morche, et al. “A 2-Path Sigma; Delta; Modulator for Bandpass Applications.” In , IEEE-CAS Region 8 Workshop on Analog and Mixed IC Design, 1996, 87–91, 1996. [5] Shibata, et al. “A DC-to-1GHz Tunable RF ΔΣ ADC achieving DR=74dB and BW=150MHz at f0=450MHz using 550mW”, IEEE Journal of Solid-State Circuits, Dec. 2012 [6] Brückner, T., C. Zorn, J. Anders, J. Becker, W. Mathis, and M. Ortmanns. “A GPU-Accelerated Web-Based Synthesis Tool for CT Sigma-Delta Modulators.” IEEE Transactions on Circuits and Systems I: Regular Papers 61, no. 5 (May 2014): 1429–41. [7] Le Tual, et al. “22.3 A 20GHz-BW 6b 10GS/s 32mW Time-Interleaved SAR ADC with Master T&H in 28nm UTBB FDSOI Technology.” In Solid-State Circuits Conference Digest of Technical Papers (ISSCC), 2014 IEEE International, 382–83, 2014. [8] Ritter, R., J.G. Kauffman, M. Lorenz, and M. Ortmanns. “Integrator Swing Reduction in Feedback Compensated Sigma-Delta Modulators.” In 2013 IEEE International Symposium on Circuits and Systems (ISCAS), 2026–29, 2013.

  • Titre traduit

    Continuous-Time Bandpass (BP) sigma delta modulator (SDM)


  • Résumé

    Reconfigurable Continuous-Time Bandpass (BP) sigma delta modulator (SDM) PhD proposal S. Le Tual - M. Ortmans – D. Morche Context : Due to the installation cost of the FTTC (Fiber To The Home), there is still a strong motivation to fully exploit the existing equipments just like coaxial cable not only to distribute the digital TV but also to provide internet access. That's the main reason why the DOCSIS (Data Over Cable Service Interface Specification) standard is continuously evolving. While the previous version of the standard only focuses on the increase of the data rate, the DOCSIS 3.0 has provided both an increase of the data-rate and a higher flexibility. This flexibility is based on potential carrier aggregation as well as dynamic channel allocation. This functionality is interesting for the internet provider since it allows improving the Quality of Service by exploiting the temporary unused channels. More recently (2013), the DOCSIS 3.1 has been established and the use of OFDM in this standard permit to reach 5Gb/s in the downlink and 2Gb/s in the uplink. The first SoCs corresponding to this standard have been demonstrated at the last CES Show in Las Vegas by STMicroelectronics and Broadcom. However, in the new standard, several use cases require receiving one or several narrowband signals (few MHz) within the cable frequency band (42MHz to 1200MHz) with the best power efficiency. - “Fast zapping” needs for instance to receive simultaneously 4 video channels among 1GHz bandwidth: 1 for recording, 1 for watching, and 2 channels for + and – fast zapping - Battery mode in DOCSIS standard also requires having a narrow band back-up channel for voice communication with several hours' autonomy. - Additionally, digital terrestrial tuner require to receive several MHz channels within the 47MHz to 860MHz bandwidth with at least 13 ENOB resolution. These applications drive the need for a reconfigurable low power agile receiver able to digitize few MHz signal within 1GHz bandwidth. In today's implementations of the standard, different approaches have been used to capture the needed dynamic channels. In [1], several tuners (based on the classical downconversion of the signal with some quadrature mixers) are used in parallel. In [2] a more digital approach has been used. The whole received bandwidth is digitized and the band selection is done in the digital domain. The second solution can offer the full flexibility compatible with the dynamic channel allocation but at the cost of a high power consumption due to the digitization of the wide bandwidth, especially since higher dynamic range are required in DOCSIS 3.1. As a consequence, a new solution is required. Objectives and Proposed Approach The overall objective of the PhD is to develop a new implementation of the flexible part of the modem (to cover the listed functionality) with much better power efficiency. It is clear that once all the products will be available on the market, the power efficiency of the proposed solution will be a major differentiator for the next generation. For that purpose, the proposed approach is to perform the channel selection in the analog-to-digital converter. For such kind of application, a solution based on reconfigurable bandpass sigma-delta modulators will be explored. Compared with the classical filtering, mixing, and low-pass Nyquist data conversion, bandpass sigma delta modulators (SDM) could offer indeed the following advantages for the exemplary DVB-C application: - A few bandpass SDM allows to allocate and convert various sub-bands, with the promise to be arbitrarily selectable within the overall band of interest - A continuous-time implementation of the SDM allows to implicitly filter the band of interest, thus allowing to avoid or at least relax the requirements of the front-end filter. This includes implicit anti-alias-filtering - A BP DSM allows to reconfigure the dynamic range of individually selected sub-bands independent from the dynamic range in the overall bandwidth, which allows to optimize for the BP DSM power consumption - A BP DSM promises to relax frequency translation requirements seen in the classical frontend mixers, which can serve as a power tradeoff between frontend and ADC - The frequency synthesis architecture will be highly simplified with respect to an n-path filter banks approach and its power consumption is independent of the number of activated channels. Band-pass Sigma-Delta modulators are known for a long time [4]. The band-pass Analog-to-Digital conversion helps to shift classical analog functions into the digital domain since it e.g. avoids the analog mixer and partially front-end filtering; also relaxed phase noise requirements are commonly stated. So far most of the published circuit implementations [3] have significant lower figure-of-merit values compared to low pass modulators and a limited flexibility. A main reason for this is that the resonators inside the band-pass modulators require a high quality factor that requires usually high power if active resonators are used. Also, external components are typically used for the high-Q resonators [5], which increases footprint, system cost, and is associated with large parasitic capacitances at the interfaces, which again counteracts high speed operation. But even when facing those drawbacks from the state of the art, the general attractiveness of the approach is evident: compared with [1], dual mixer and flexible Local Oscillator generation are avoided and compared with [2], the converted bandwidth is much lower thus reducing the consumed power. However, some improvements in the power efficiency of the bandpass SDM would make this approach even more attractive. The limited flexibility of bandpass SDM can be understood: From system level perspective band-pass modulator behaviour can be achieved by different system design methodologies, e.g. low-pass to band-pass transformation, direct band-pass filter design procedures or numerical optimization. Reconfigurability is then variously achieved by tuning all filter parameters, but also reconfiguring feedback waveshapes have been employed. Most of those reconfiguration approaches heavily increase the complexity of the design, since many parameters must be realized by tunable capacitor, resistor or current source arrays. A new synthesis approach will be developed to avoid this drawback. The relevant objectives are thus also to significantly improve the power efficiency of the bandpass modulators and to improve its flexibity. Such improvement will be beneficial both for cable communication but would definitely also find some benefits in wireless application. The use of advanced 28nm FD-SOI technology thanks to the high transistion frequency will offer new opportunities in terms of active resonator. Moreover, the back-gate control is interesting to implement the reconfigurability Research Work Organisation: In order to achieve such a reconfigurable bandpass with a competitive power consumption and high flexibility, the presented research work is envisioned. The work program will thus cover research on the following fields: - First the application requirements will be extracted from the standard and the different implementation solutions will be analyzed in details. The objective is to clearly define the limit in performances and power of the existing approaches and then to define the potential specifications of the bandpass SDM [LETI-ST] In this task, it will be also investigated which is the most feasible overall architecture for a highly reconfigurable BP SDM, meaning a single DSM with a huge tuning range or a multitude of sub-DSM, each featuring a limited tuning range and being optimized on architectural and circuit level for this range only [ULM-LETI] - Secondly, the architectural synthesis of reconfigurable bandpass SDM will be analyzed. Thereby, an existing tool for lowpass SDM will be used and extended based on a heuristic search [6].This tool allows to scale BP SDM upon given non-ideal as well as implicit signal filtering constraints. The tool can also be used to find the most feasible way for reconfiguring the BP SDM notch, which uses the minimum number of tunable parameters. This is in strong contrast to the standard architectural approach, where non-idealities are mostly not covered during the scaling process, and the Signal Transfer Function (STF) design is not at all covered in the architectural design process [ULM-LETI] - Then improved implementations of high-Q resonators is investigated. Thereby, the classical off-chip coil approach is compared to proposed on-chip resonator implementations using non-classical resonator structures. The simulation will be carried out with the model of the 28nm FD-SOI technology, which is well mastered by the partners [7]. Also we will investigate the possibility of swing reduction techniques [8] combined with the implementation of the resonator based on GmC filters. Also, the reconfiguration of multipath operational amplifiers within the resonators will be considered. Some test chip to validate the architecture and performances of the tunable resonator will be probably developed in a simplified modulator [ST-ULM] - The typically seen multi-supply level approach for enhanced noise and linearity in the DAC will be investigated against the availability of those supply levels or the needed power management circuitry. Also, linearization techniques for multibit DACs in BP SDM will be compared, where DEM (Dynamic Element Matching to reduce the influence of mismatch in the DAC) is commonly avoided for complexity and power reasons, while multibit conversion will most likely be needed in the application in order to achieve the necessary resolution with limited oversampling. For this, a prior approach, which we used for low-pass SDM and which is based on a background estimation for the mismatches in the multibit DAC, will be extended to BP modulators [ULM-LETI] - According to the results obtained in the previous task, the architecture of the whole modulator will be finalized. Then all the building blocks will be developed and assembled to build the whole modulator. Special attention will be paid to the preparation of the test in order to be able to extract the performances of each building block from the whole modulator (the feedback nature of SDM can make the test more challenging). [ST-LETI] - Before each tape-out, a design review will be organized with the following task : final verifications, top layout, and post-layout simulations in ST (all partners involved) - The circuit will be send to fabrication with some margin (in order to be able to submit several version of the whole circuit). A dedicated board will be design and after fabrication, the chip will be fully characterized. According to the results of the test, some redesign might be necessary to improve the performances. [ST-ULM] - At the end, the last months of the PhD will be dedicated to the writing of the PhD report [LETI-ULM] The PhD advisory board will be composed of three persons and the associated teams - Stéphane Le Tual from STMicroelectronics. Mr Le Tual is specialized in high speed ADC and has a strong background in analog design as well as in FD-SOI technology. Mr Le Tual is a member of the ISSCC committee - Maurits Ortmans from Ulm University. Mr Ortmans has a strong expertise in sigma delta modulator design and especially Continuous Time Bandpass. Mr Ortmans in a member of the ISSCC committee. - Dominique Morche from LETI. Mr Morche has been working on sigma-delta modulators some time ago and is now involved in system design as well as in design in 28nm FD-SOI technology. As it can be seen, the three involved teams and person are quite complementary. For the sake of clarity, for each task previously described, the two main contributors of the work conduction have been cited (this does not exclude the third one to participate of course), the first being the responsible of the task.   Bibliography [1] Gatta, Francesco et al. “An Embedded 65 Nm CMOS Baseband IQ 48 MHz;1 GHz Dual Tuner for DOCSIS 3.0.” IEEE Journal of Solid-State Circuits 44, no. 12 (December 2009): 3511–25. [2] Janssen, E. et al. “A Direct Sampling Multi-Channel Receiver for DOCSIS 3.0 in 65nm CMOS.” In VLSI Circuits (VLSIC), 2011 Symposium on, 292–93. IEEE, 2011. [3] B. Murmann, “ADC Performance Survey 1997-2013,” [Online]. Available: http://www.stanford.edu/~murmann/adcsurvey.html, June 2013 [4] Andre, E., D. Morche, et al. “A 2-Path Sigma; Delta; Modulator for Bandpass Applications.” In , IEEE-CAS Region 8 Workshop on Analog and Mixed IC Design, 1996, 87–91, 1996. [5] Shibata, et al. “A DC-to-1GHz Tunable RF ΔΣ ADC achieving DR=74dB and BW=150MHz at f0=450MHz using 550mW”, IEEE Journal of Solid-State Circuits, Dec. 2012 [6] Brückner, T., C. Zorn, J. Anders, J. Becker, W. Mathis, and M. Ortmanns. “A GPU-Accelerated Web-Based Synthesis Tool for CT Sigma-Delta Modulators.” IEEE Transactions on Circuits and Systems I: Regular Papers 61, no. 5 (May 2014): 1429–41. [7] Le Tual, et al. “22.3 A 20GHz-BW 6b 10GS/s 32mW Time-Interleaved SAR ADC with Master T&H in 28nm UTBB FDSOI Technology.” In Solid-State Circuits Conference Digest of Technical Papers (ISSCC), 2014 IEEE International, 382–83, 2014. [8] Ritter, R., J.G. Kauffman, M. Lorenz, and M. Ortmanns. “Integrator Swing Reduction in Feedback Compensated Sigma-Delta Modulators.” In 2013 IEEE International Symposium on Circuits and Systems (ISCAS), 2026–29, 2013.