Développement de solutions BIST (Built-In Self-Test) pour circuits intégrés radiofréquences/millimétriques

par Florent Cilici

Projet de thèse en Nano electronique et nano technologies

Sous la direction de Salvador Mir et de Sylvain Bourdel.

Thèses en préparation à Grenoble Alpes , dans le cadre de Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS) , en partenariat avec Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés (laboratoire) depuis le 01-10-2016 .


  • Résumé

    Le test RF de sous systèmes embarqués dans des SoCs (Systèmes sur puce) ou des SiPs (Systèmes dans un boitier) représentent un réel défi. On peut considérer que le test RF hérite des difficultés du test analogique, auxquelles il faut ajouter la gestion de signaux à hautes fréquences. Le test direct et le diagnostic d'un dispositif RF sont basés sur des tests fonctionnels complexes qui nécessitent l'application de stimuli hautes fréquences au dispositif sous test (DST). L'observation de sa réponse permet de calculer une métrique reflétant la performance. Cela requiert classiquement l'utilisation d'équipements dédiés au test à haute vitesse ainsi que des accès adéquats. Cependant, l'augmentation des fréquences et le fait que les blocs RF sont actuellement embarqués dans des systèmes intégrés complets rendent les tests indiqués très délicats. L'accès à des noeuds internes est souvent impossible, et même dans le cas contraire, il peut y avoir des pertes électriques durant le transport des signaux entre la puce et le testeur externe. Le développement de Built-In Self Test (BIST) RF est une solution prometteuse pour surmonter ces problèmes. Les stratégies de BIST visent à déplacer certaines des fonctionnalités du testeur au sein du DST lui même, de façon à rendre le circuit auto-testable. Les manipulations de signaux restent alors internes, éliminant les problèmes de transport. Néanmoins le BIST n'est pas sans écueil. Les deux principaux qu'un bon BIST RF doit surmonter sont : (a) La grande sensibilité des noeuds internes RF à une charge ajoutée pour le test ; et (b) La génération interne de stimuli RF adéquats. En effet, les chemins RF sont extrêmement sensibles aux charges parasites. Brancher un instrument de test embarqué pour l'opération de BIST peut avoir un impact lourd sur le fonctionnement du DST, masquant ainsi la véritable performance du circuit. De même, les front-ends RF, et notamment au niveau de la réception, sont classiquement testés à leur fréquence de fonctionnement réelle. Les approches de BIST peuvent être bénéfiques seulement si on dispose de stratégies pour simplifier ou éviter la génération internes de stimuli RF. En effet le cout d'intégration d'un générateur de signaux embarqué avec le DST est souvent prohibitif. A ce jour, il n'existe pas de solution largement reconnue pour incorporer un dispositif BIST à l'état de l'art des émetteurs - récepteurs intégrés. Cette thèse vise à définir de nouvelles solutions de test pour les circuits RF qui permettraient de : Minimiser ou éliminer des charges ajoutés sur les chemins RF. On rappelle que les circuits RF et notamment les circuit millimétriques sont particulièrement sensibles aux charges. Dans cette veine, des solutions non intrusives telles que le BIST Die-Level Process Monitor (DLPM) ou des capteurs de température sont des directions de recherche pertinentes. Simplifier ou éviter la génération d'harmoniques RF. Des générateurs dédiés basés sur des VCO RF offrent de bonnes performances mais au cout d'une complexité, d'une surface et d'une consommation considérables. Simplifier les générateurs de stimuli en réutilisant des ressources pour la conversion RF de signaux bande de base, ou encore éliminer totalement les stimuli RF sont des pistes intéressantes. Co-concevoir les circuits du BIST et du DST dès le début. Tout instrument de mesure embarqué doit être co-conçu pour éviter de perturber les chemins RF. Cette logique doit être appliquée au flot de développement des VCO, PA,… afin de dégager un véritable framework de Design-for-Test (Conception pour le test). Des démonstrateurs seront conçus et fabriqués dans les technologies manométriques avancées pour prouver la faisabilité de cette approche. Minimiser le nombre de mesures requises. Etre capable d'estimer précisément un ensemble de performances d'un système RF tout en minimisant le nombre de mesures requises est un problème encore ouvert. Une optimisation pensée pour réduire les couts et permettant de supprimer des tests redondants et/ou chers est une logique interessante pour réduire la complexité et le cout des tests RF.

  • Titre traduit

    Development of Built-In Self-Test solutions for RF/mmW integrated circuits


  • Résumé

    Testing RF subsystems embedded in complex Systems-on-Chip (SoCs) and Systems-in- Package (SiPs) represents a challenging task. It can be said that RF testing inherits the difficulties of analog testing, but adding also the problem of handling high-frequency signals. The direct test and diagnosis of an RF device are based on complex functional tests that apply a high-frequency stimulus to the Device Under Test (DUT) and observe its response to compute a performance metric. This usually requires the use of dedicated high- speed test equipment and the provision of an adequate test access. However, the increase in operation frequency and the fact that RF blocks are currently embedded within a complete integrated system, turn these requirements quite difficult. Test access to internal nodes is usually impossible, and even in the case these nodes are reachable, there may be electrical losses in the transport of the signals between the chip and the external tester. The development of RF Built-In Self-Test (BIST) is a promising solution to overcome these issues. BIST strategies are aimed to move some of the tester functionality into the DUT itself, in such a way that the circuit becomes self-testable. Signal manipulations would remain internal, thus eliminating transport problems. However, the RF BIST road is not free of shortcomings either. Two key problems that any successful RF BIST should overcome are: (a) the high sensitivity of internal RF nodes to any added load during test; and (b) the internal generation of adequate RF test stimuli. Indeed, RF signal paths are extremely sensitive to parasitic loads. Tapping into an RF node during BIST operation to connect an embedded test instrument may have a huge impact on the functionality of the DUT, masking the actual performance of the device. In the same way, RF front-ends, and particularly the receiver sections, are usually tested at their operation frequency. BIST approaches can only be successful if we can devise strategies for simplifying (or avoid) the internal generation of RF test stimulus, since the cost of including RF test signal generators on-chip together with the DUT is usually prohibitive. There is not a widely accepted solution yet for incorporating BIST into the building blocks of state-of-the-art integrated transceivers. This thesis is aimed at defining novel test solutions for RF circuitry that: • Minimize or eliminate added loads to the RF signal path. RF circuits, and specially mmW circuits, are extremely sensitive to loading effects. In this line, non-intrusive solutions as the Die-Level Process Monitor (DLPM) BIST or temperature sensors areinteresting research paths. • Simplify or avoid the generation of RF tones. Dedicated RF tone generators based on RF VCOs offer a great RF performance, but at the cost of design complexity and a considerable area and power overhead. Simplifying RF test stimulus generators, reusing existing resources for up-conversion of baseband stimuli, or eliminating RF stimuli at all are research paths worth pursuing in this sense. • Consider the co-design of BIST circuitry and DUT since the early design stages. Any built-in test instrument that taps into the RF signal path should be carefully co- designed to avoid performance degradation. In this line, the developed test solutions will be integrated in the design flow of state-of-the-art RF/mmW building blocks such as VCOs, PAs etc to define a true Design-for-Test (DfT) framework. Demonstrator circuits will be designed and integrated in advanced nanometric technologies to prove the feasibility of the proposed approach. • Minimize the number of required measurements. Being able to accurately estimate the complete set of performances of an RF system while minimizing the number of required measurements is still an open issue. A cost-driven optimization of the set of RF measurements to filter redundant and costly measurements is also a promising path for reducing RF test complexity and cost.