Un framework haut niveau pour l'estimation du temps d'exécution, des ressources matérielles et de la consommation d'énergie dans les accélérateurs à base de FPGA

par Mariem Makni

Projet de thèse en Informatique


Sous la direction de Smail Niar et de Mohamed Abid.


  • Résumé

    Les applications récentes nécessitent des systèmes à haute performances. De nombreux défis sont rencontrés par les concepteurs de ces applications, parmi lesquels : la nécessité d’automatiser le processus de conception pour satisfaire la contrainte du « time-to-market». Récemment, la synthèse de haut niveau est considérée comme une solution efficace pour résoudre ces défis en utilisant un niveau d'abstraction plus élevé. Dans ce travail de thèse, nous avons développé l’outil HAPE qui permet d’aider les concepteurs à estimer la performance, la surface et l’énergie pour diverses configurations au niveau du code source. L’approche proposée est basée sur une analyse dynamique du code exécutée pour extraire les dépendances des données. Cette approche augmente la précision dans l’estimation du : temps de communication, de la consommation des ressources matérielles et de la consommation d’énergie dans les accélérateurs à base de FPGA.

  • Titre traduit

    High-level Area-Performance-Energy Estimation Framework for FPGA-based Accelerators


  • Résumé

    Recent applications demand different levels of processing capabilities and energy consumption trade-offs. High-Level Synthesis technology has been emerged in the last few years as a solution to address these problems at a more abstract level. This thesis introduces HAPE, a high-level and pre-RTL framework for designers that assists them to estimate performance/area/power metrics of various accelerator options for an application at an early design phase. Our proposed framework builds upon a dynamic analysis to extract dependences at runtime, in order to show its accuracy and ability in estimating the different design metrics of FPGA-based accelerators. The method for extracting important parameters of algorithms without the need for RTL implementation is described in this work.