Conception et développement de nouveaux circuits logiques basés sur des spin transistors

par Gefei Wang

Projet de thèse en Physique

Sous la direction de Jacques-Olivier Klein.

Thèses en préparation à Paris Saclay , dans le cadre de Electrical,Optical,Bio: PHYSICS_AND_ENGINEERING , en partenariat avec Centre de Nanosciences et de Nanotechnologies (laboratoire) et de Université Paris-Sud (établissement de préparation de la thèse) depuis le 18-03-2015 .


  • Résumé

    Le « spin-transitor » constitue l'une des application de la spintronique. Il est envisagé depuis de nombreuses années pour les applications logiques. Néanmoins, un modèle combinant efficacité computationel et précision reste nécessaire pour la conception et la simulation de circuits. Dans ce but, nous proposons un modèle compact de spin-transistor en se fondant sur la théorie et sur les résultats expérimentaux. A l'aide du langage verilog-A, un modèle spice peut-être développé et utilisé en dans le cadre d'un environnement de simulation (design kit) de l'outil Cadence. Des outils pour l'évaluation de la fiabilité, notamment la simulation Monte Carlo dans le simulateur spectre, peuvent être utilisés pour étudier la fiabilité des circuits hybrides mélangeant CMOS et spin-transitor. De plus, en utilisant le langage de description VHLD et le simulateur Model-Sim, le comportement stochastique de commutation peut être simulé et évalué. En se fondant sur ce même environnement, des circuits logiques et des architectures peuvent être ainsi étudiées.

  • Titre traduit

    Design and Development of new logic circuits based on spin transistors


  • Résumé

    Spin transistor is one of the applications of Spintronics, which has been studied for many years including its application on logic circuits. However, an accurate and efficient model is still lacking for the design and simulation of circuits. For this purpose, we propose a compact spin transistor model by investigating the theory and experimental data. By using Verilog-A language, spice model of spin transistor can be developed and simulated with CMOS design-kit in the platform Cadence. The reliability evaluation tools like Monte-Carlo integrated in Spectre simulator can be used to study the reliability of these hybrid spin transistor and CMOS circuits for logic applications. By using VHDL language and Model-Sim simulator, device stochastic switching behaviors can be firstly simulated and evaluated. Based on the same setup, logic circuit hierarchy architectures can be studied.