Système de vision pour la localisation et cartographie temps-réel

par Dai duong Nguyen

Projet de thèse en Robotique

Sous la direction de Abdelhafid Elouardi.

Thèses en préparation à Paris Saclay , dans le cadre de Sciences et Technologies de l'Information et de la Communication , en partenariat avec SATIE - Systèmes et Applications des Technologies de l'Information et de l'Energie (laboratoire) , MOSS - Méthodes et outils pour les Signaux et Systèmes (equipe de recherche) et de université Paris-Sud (établissement de préparation de la thèse) depuis le 01-10-2015 .


  • Résumé

    Les capteurs intelligents d'images sont devenus un sujet d'intérêt généralisé dans différents domaines tel que le SLAM visuel (localisation et cartographie simultanées), robots autonomes, Vision pour les UAV et d'autres. Une des solutions pour résoudre la complexité de calcul des algorithmes de traitement d'images, dédiés aux application SLAM, est d'effectuer des calculs de haut/bas niveau à proximité du capteur afin de concevoir un système sur puce (System on Chip). Les architectures hétérogènes ont démontré leur aptitude à devenir candidats potentiels pour un système sur puce dans une démarche de conception conjointe matérielle-logicielle. L'objectif de cette thèse est de développer une architecture pour un système de vision dédié aux application SLAM et la mise en œuvre des algorithmes de traitement d'images sur des architectures hétérogènes ASIC et FPGA. L'étude permettra d'évaluer ce type d'architectures et contribuer à répondre aux questions relatives à la définition des fonctions et/ou opérateurs élémentaires qui devraient être implantés et comment intégrer des algorithmes de traitement de données tout en prenant en considération l'architecture cible (dans un contexte d'adéquation algorithme architecture). Elle vise à proposer une architecture au niveau système (capteur et calculateur) et une méthodologie de conception et d'intégration d'un opérateur de traitement d'image dans un système SoC. Ce modèle d'architecture mettra en évidence un compromis entre le parallélisme, la vitesse de traitement et la résolution des images. Une comparaison avec les systèmes conventionnels sera réalisée pour évaluer l'architecture conçue. La solution doit prendre en compte les aspects du temps de réponse tout en réduisant la consommation d'énergie afin d'augmenter les performances pour un système embarqué.

  • Titre traduit

    Vision System based real-time SLAM applications


  • Résumé

    Smart sensors have become a subject of widespread interest in different areas such Visual SLAM (Simultaneous Localization and Mapping), Autonomous Robot, Vision-Based Unmanned Aerial Vehicle Navigation and others. One of the solutions to resolve the computational complexity of algorithms, like image processing, is to perform low/high-level computations near the sensor to build a smart system on chip. Heterogeneous architectures have demonstrated their aptitude to become potential candidate for a system on chip in a hardware-software co-design approach. The aim of this thesis is to develop next generation of vision systems implementing image processing algorithms on both ASIC and FPGA architectures. The study will allow to verify if this type of heterogeneous architectures are advantageous, what elementary functions and/or operators should be added on chip and how to integrate image-processing algorithms (i.e. How to implement the System on Chip). The thesis includes analysis on system-level architectures and discusses the limitations of the implementation of smart vision systems which are categorized by the nature of image processing algorithms. The study will propose a system-level architecture and a design methodology to integrate image processing within a sensor on a single SoC. This architecture model will highlight a compromise between versatility, parallelism, processing speed and resolution. The solution must take into account the algorithms response times while reducing energy consumption to increase the performances for embedded systems. A comparison relating conventional systems will be performed to evaluate the designed architecture. This comparison is related to image processing speed, processing reliability, programmability, precision, subsequent stages of computations and power consumption.