Étude des matériaux et procédés de grille métallique pour l'optimisation des paramètres électriques du transistor des technologies FDSOI et dérivées.

par Pushpendra Kumar

Projet de thèse en Nano electronique et nano technologies

Sous la direction de Gérard Ghibaudo et de Charles Leroux.

Thèses en préparation à Grenoble Alpes , dans le cadre de Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS) , en partenariat avec Institut de Microélectronique, Electromagnétisme et Photonique - Laboratoire d'hyperfréquences et de caractérisation (laboratoire) et de COMPOSANTS CMOS AVANCES SILICIUM ET SOI (equipe de recherche) depuis le 01-12-2015 .


  • Résumé

    Le transistor est la brique élémentaire de tout circuit intégré. Une partie de ce transistor, la grille métallique à forte permittivité oxide, permet de contrôler le passage du courant. Elle est constituée d'un empilement d'oxyde, de diélectrique à forte permittivité, d'une couche de métal généralement constituée de matériau TiN dans lequel peuvent être insérés d'autres éléments métalliques comme l'aluminium ou le lanthane, puis d'une épaisseur de silicium polycristallin. Depuis maintenant 6 ans, l'équipe Métal R&D de ST Crolles collabore activement avec le Laboratoire de Caractérisation et de Test Électrique (LCTE) du CEA-LETI, et le laboratoire IMEP-LAHC (Institut de Microélectronique, Électromagnétisme et Photonique), au sujet de la grille métallique des transistors, notamment par la réalisation de deux thèses de doctorat. Grâce à cette collaboration tripartite, les caractérisations électriques et physiques ont pu être menées et contribuer à la compréhension et à la mise en place dans l'usine de Crolles des grilles métalliques pour les nœuds technologiques 28nm à 14nm (Figs. 1a et 1b). Nous proposons donc une nouvelle thèse dans la continuité, qui sera majoritairement axée sur les développements avancés du nœud 14nm (le nœud est la largeur la plus petite du transistor présent dans le circuit).3 Elle permettra également une évaluation originale vers de plus bas budgets thermiques afin d'anticiper de futurs axes de développements pour des applications innovantes tels que les CMOS Froids. Dans le cadre de la diversification de l'offre des dispositifs 14nm, et de l'amélioration de différents paramètres électriques (tensions de seuils Vt, fuite de grille, performance, fiabilité) de nombreux développements de grille métallique sont attendus. Tout d'abord, le travail de thèse vise à comprendre les effets de fiabilité (NBTI, PBTI et TDDB) de Lanthanum (La) et Aluminium (Al), introduits dans la pile de grille pour le réglage Vth. Les effets de géométrie (Effet de largeur étroite) de La et Al seront étudiés. La diffusion de La et Al dans la pile de grille sera étudiée et un modèle sera proposé pour la diffusion. La taille et l'orientation du grain de TiN peuvent affecter sa fonction de travail et la variabilité de Vt, la taille et l'orientation du grain de TiN seront modulées par les conditions du procédé de TiN et les grains seront étudiés par la technique XRD. Les caractéristiques électriques seront mesurées sur des condensateurs. XPS sous le développement de la technique de biais est important afin d'obtenir des informations détaillées sur les positions d'énergie des bandes à l'intérieur de la pile et de déterminer la position exacte des dipôles La et Al et des dipôles SiGe. Cette technique sera développée dans cette thèse.

  • Titre traduit

    Study of metal gate materials and processes for the optimization of electrical transistor parameters for FDSOI technologies


  • Résumé

    The transistor is the building block of an integrated circuit. Part of this transistor consists of an oxide stack of dielectric with high permittivity, generally consists of a metal layer of TiN material in which can be inserted in other metal elements such as aluminum or lanthanum for workfunction modulation. Since 6 years, the team Metal R & D ST Crolles actively collaborates with the Laboratory for Characterization and Testing Electrical (LCTE) CEA-LETI, and IMEP-LAHC laboratory (Institute of Microelectronics , Electromagnetism and Photonics), about the metal gate transistors, in particular through two PhD theses. Through this tripartite collaboration , electrical and physical characterizations have been conducted and contribute to the understanding and implementation in the site in Crolles metal metal for 28nm to 14nm technology nodes (Figs. 1a and 1b). Therefore this thesis is in continuity, which will be mainly focused on the advanced 14nm and 28nm node developments (14 is the smallest node width of the transistor present in the circuit). As part of the diversification of supply of 14nm devices, and improvement of different electrical parameters (threshold voltages Vt, gate leakage, performance, reliability) many metal grid developments are expected. Firstly, The thesis work aims at understanding the reliability effects (NBTI, PBTI and TDDB) of Lanthanum (La) and Aluminum (Al), introduced into the gate stack for Vth tuning. Geometry effects (Narrow Width Effect) of La and Al will be investigated. The diffusion of La and Al in the gate stack will be investigated and a model will be proposed for the diffusion. TiN grain size and orientation can effect its work function and Vt variability, TiN grain size and orientation will be modulated by TiN process conditions and Grains will be investigated by XRD technique. Electrical characteristics will be measured on capacitors. XPS under bias technique development is important in order to get a detailed information about the energy positions of bands inside the gate stack and to find out the exact position of the La and Al dipoles, SiGe dipoles and effective work function of the gate stack. This technique will be developed in this Thesis.