Caractérisation et modélisation du vieillissement de circuits analogiques Silicium

par Rania Lajmi

Projet de thèse en Nano electronique et nano technologies

Sous la direction de Philippe Benech et de Sylvain Bourdel.

Thèses en préparation à Grenoble Alpes , dans le cadre de Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS) , en partenariat avec Institut de Microélectronique, Electromagnétisme et Photonique - Laboratoire d'hyperfréquences et de caractérisation (laboratoire) depuis le 23-11-2015 .


  • Résumé

    Le premier objectif est de mettre sur silicium des petits blocks analogiques mixtes (IO, DAC, ADC, comparateur…), de les tester, de les faire vieillir et de comparer leur comportement vis-à-vis des modèles. Des modèles de vieillissement sont déjà disponibles mais ils peuvent être améliorer à la lumière de ces résultats expérimentaux. Des points particuliers sur la fiabilité seront étudiés : l'impact du NBTI en fonction des stimuli et le choix de la modélisation. De plus, l'accroissement de la dispersion lors d'une dégradation (NBTI ou HCI) a un caractère Poissonien et doit être considéré dans les modèles. Une étude statique de vieillissement de circuits sera réalisée et les résultats seront comparés aux modèles. Un second objectif est la mise en place de solution de conception pour contrer le vieillissement du circuit. Ceci peut être réalisé grâce à des outils d'analyses (analyse de sensibilité, outil de dimensionnement sous contrainte de vieillissement, outil d'optimisation de rendement en fin de vie…). Des flow d'aide à la conception existent déjà, il s'agit de les améliorer, et de mettre sur silicium ces solutions design et de comparer leur robustesse au vieillissement. Une autre stratégie est d'intégrer, in-situ, des éléments capables d'alerter sur des dérives dues au vieillissement. Les technologies silicium qui seront utilisées sont la 28nm FD et la 14nm FD.

  • Titre traduit

    Characterization and modeling of analog circuits Silicon aging


  • Résumé

    The first goal is to set small silicon mixed analog blocks (IO, DAC, ADC, comparator ...), to test them, to make them age and compare their vis-à-vis the models behavior. Aging models are already available but they can be improved in the light of these experimental results. Particular points on the reliability will be studied: the impact of NBTI depending on the stimuli and the choice of modeling. In addition, the increase in dispersion during a degradation (NBTI and HCI) has a Poissonian nature and should be considered in models. A static circuits aging study will be conducted and the results will be compared to models. A second objective is to set up design solution to counter the aging circuit. This can be achieved through analysis tools (sensitivity analysis, sizing tool stress of aging, performance optimization tool end of life ...). Assistance in the design flow already exist, it is improving, and put on the silicon design solutions and compare their robustness to aging. Another strategy is to integrate, in-situ, elements able to alert on deviations due to aging. The silicon technologies to be used are the 28nm FD and 14nm FD.