Intégration 3D de transistors à nanofils de silicium-germanium sur puces CMOS

par Mouawad Merhej

Projet de thèse en Nano electronique et nano technologies

Sous la direction de Bassem Salem.

Thèses en préparation à Grenoble Alpes en cotutelle avec l'Interdisciplinary Institute for Technological Innovation - (3IT) , Université de Sherbrooke, Qc, Canada , dans le cadre de Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS) , en partenariat avec Laboratoire des Technologies de la Microélectronique (laboratoire) depuis le 01-11-2013 .


  • Résumé

    Dans le cadre de cette thèse, un travail de fabrication des transistors à nanofils Si et SiGe horizontaux en utilisant une technique de croissance directe (VLS) du canal à nanofils entre des électrodes prédéfinies, se déroulera au sein du laboratoire LTM. En parallèle, un travail de maîtrise de la technologie nanodamascène qui permet l'intégration 3D des nanodispositifs sur les puces CMOS, aura lieu au sein de l'université de Sherbrooke. La dielectrophorèse (DEP) est une autre methode utilisé qui permet de controler l'orientation et le positionnement des nanofils entre les électrodes. L'objectif de la thèse concernera également un travail de caractérisation des propriétés électroniques du transport.

  • Titre traduit

    3D integration transistor silicon-germanium nano wires on CMOS chips


  • Résumé

    As part of this thesis, a manufacturing work of SiGe and Si nanowires transistors using a bottom up VLS horizontal growth of the channel between predefined electrodes will take place in the LTM laboratory. A nanodamascene technology that enables 3D integration of nanodevices on CMOS chip, will take place at the university of Sherbrooke. Another indirect approach using Dielectrophoresis (DEP) is also used in order to control nanowire positinning and orientation between electrodes. The objective of this thesis will also involve a characterization of the electronic transport properties.