Conception de circuits mémoires flash pour plateforme ultra faible consommation

Flash memory circuit design for ultra-low power platform

• Auteur / Autrice : Steve Ngueya Wandji
• Direction : Jean-Michel Portal, Hassen Aziza
• Type : Thèse de doctorat
• Discipline(s) : Mécanique, physique, micro et nanoélectronique
• Date : Soutenance le 15/12/2017
• Etablissement(s) : Aix-Marseille
• Ecole(s) doctorale(s) : Ecole doctorale Sciences pour l'Ingénieur : Mécanique, Physique, Micro et Nanoélectronique (Marseille ; 2000-....)
• Partenaire(s) de recherche : Laboratoire : Institut Matériaux Microélectronique Nanosciences de Provence (IM2NP) (Marseille, Toulon)
• Jury : Président / Présidente : Gilles Jacquemod
• Jury : Examinateurs / Examinatrices : Hassen Aziza, Patrick Girard, Julien Mellier, Stéphane Ricard
• Jury : Rapporteurs / Rapporteuses : Bruno Allard, Guy Cathébras

Mots clés

Mots clés contrôlés

MOS complémentaires

Mémoires non-volatiles à accès sélectif

Mémoires flash

Circuits intégrés à faible consommation

Mots clés libres

Cartes à puce

Mémoires non volatiles

Mémoire Flash embarquée

Pompe de charge

Amplificateur de lecture

Recyclage de charges

Faible consommation

Smartcards

Non-Volatile memories

Embedded Flash memory

Charge pump

Sense amplifier

Charge recycling

Low power

Résumé

Le marché des objets connectés sécurisés est en plein essor et nécessite des plateformes de développement faible consommation pour des applications sans contact dans des facteurs de forme réduits. La réduction du facteur de forme impacte l’antenne et entraîne une baisse de l’énergie disponible dans la puce, qui, pour travailler à performances égales, doit voir sa consommation diminuer drastiquement. Un des principaux contributeurs à la consommation est la mémoire non-volatile embarquée (eNVM) utilisée pour le stockage et l’exécution du code. Il faut donc, pour une technologie donnée, être capable de concevoir des blocs périphériques du plan mémoire de manière à réduire la consommation au maximum. L’objectif de la thèse est donc de sélectionner une technologie eNVM très faible consommation compatible avec le procédé technologie CMOS classique, d’identifier les blocs critiques lors des opérations de la mémoire, et enfin de proposer des solutions de minimisation de la consommation pour chaque bloc critique. Pour ce faire, une étude de toutes les mémoires non volatiles embarquées disponibles sur le marché est réalisée. Il en ressort que la technologie Flash, en particulier la Flash NOR embarquée de type SuperFlash® ESF3, est la mieux adaptée pour les systèmes télé-alimentés. L’étude de la macro Flash NOR montre que durant l’écriture et l’effacement, la consommation du système est en partie liée à la génération de la haute tension par les pompes de charge. Par contre, durant la lecture, les performances globales du système sont déterminées par l’amplificateur de lecture. Ainsi, un travail de conception de chaque bloc individuel est mis en oeuvre pour réduire la consommation.

The market of secure connected devices is booming and requires low power development platforms for contactless applications in reduced form factors. The reduction in the form factor impacts the antenna size and thus leads to a decrease of the energy available in the chip, which should reduce drastically its consumption while keeping performances. One of the main contributors to the chip consumption is the embedded non-volatile memory (eNVM) used for storage and code execution. Therefore, for a given technology, it is necessary to design peripheral blocks of the memory array under strong consumption constraints. The aim of the thesis is to select a very low-power embedded nonvolatile memory technology compatible with the classical CMOS process, to identify the critical blocks during the operations of the memory, and finally to propose solutions to minimize the power consumption of each critical block.In order to do this, a study of all the embedded non-volatile memories available on the market is carried out. It emerges that the Flash technology, in particular the SuperFlash® ESF3 based NOR Flash technology, is best suited for remote-powered systems. The study of the NOR Flash macrocell shows that during write and erase operations, the system consumption is mainly related to the high voltage generation by charge pumps. However, during a read operation, overall performances of the system is determined by the sense amplifier. A design work for each individual block is then implemented to reduce consumption.