AMDE, Méthode  ASIC  Adaptation dynamique de Body Bias  Aide à la navigation  Aides à la navigation  Algorithmes de traitement d’images  Algorithmes parallèles  Antémémoire  Architecture des ordinateurs  Architecture des réseaux d'ordinateurs  Architecture matérielle sécurisée  Architecture multiprocesseurs  Architecture reconfigurable  Architecture évolutive  Architectures multi-Cœurs  Basse consommation  Biotélévigilance  C plus-plus  CCSL  CHATS  Caches  Calcul Parallèle  Capteurs  Cedar  Centrale de navigation  Chaîne de mesure du vent  Chiffrement  Circuits intégrés  Circuits intégrés numériques  Circuits intégrés à faible consommation  Classification non supervisée  Co-simulation  Cohérence  Cohérence de cache  Communication  Communication interprocessus  Compression Vidéo  Compression vidéo  Conception des MPSoCs  Conception système  Configuration  Consommation de puissance  Courses de bateaux à voiles  Cryptographie  Cryto-processeur reconfigurable  CubeGen  Cycles thermiques  Domotique  Dvfs  Décision  Dérive du voilier  Détection d'anomalies  Efficacité énergétique  Emetteur/recepteur  Etat de santé  FATMA  FMEA  FPGA  Fd-Soi  Fiabilité  Flot de données  Fpga  Frontal RF  Gestion de la consommation  H-mpsocs  Handicapés  Haute performance informatique embarquée  Hiérarchie de mémoire  Hiérarchie mémoire  IDM  IEEE-42010  Identification de scénarios  Implémentation matérielle/logicielle  Informatique  Ingénierie dirigée par les modèles  Interconnexion  Intégration Tridimensionnelle  La génération automatique  La reconfiguration partielle  Le calcul parallèle et dynamique  Llc  Logiciels -- Développement  MARTE  MPSoC  Mesures de sûreté  Microprocesseurs multi-coeurs  MoC  Modelistion en VHDL-AMS  Modèles hétérogènes  Modélisation de haut niveau  Modélisation thermique  Multi-vue  Multimédia  Multiprocesseurs  Mémoire Distribuée  Mémoire partagée répartie  Network-on-chip  Noc RF  Noeud de réseau  Non Uniform Cache Architecture  Optimisation  Optimisation de la consommation  Ordonnancement  Ordonnancement temps réel  Parallélisation automatique  Parallélisme  Parallélisme  Personnes âgées dépendantes  Plateforme Virtuelle  Plateformes virtuelles  Processeurs Multicoeurs  Programmation  Programmation orientée objets  Programmation parallèle  Programmes parallèles efficaces  Projet BoWI  Protection de l'information  Prototypage rapide  Reconfiguration  Robots autonomes  Routage en Réseaux  Routeur de Réseaux sur Puce  Routeurs virtuels  Réalité augmentée  Réseau sur Puce  Réseau sur puce  Réseaux Bayésiens  Réseaux de capteurs  Réseaux logiques programmables par l'utilisateur  Réseaux sur Puce  Réseaux sur puce  SoC  Solution matérielle/logicielle  Squelettes  Squelettes algorithmiques  Standard H.264/AVC  Statistique bayésienne  Stt-Mram  Synthèse de haut niveau  Synthèse haut niveau  SysM  SysML  SystemC  SystemC  Système Multiprocesseur sur Puce  Système embarqué  Système multi-Processeur sur puce programmable  Système sur puce  Systèmes Embarqués  Systèmes adaptatifs  Systèmes adaptatifs  Systèmes electroniques hétérogènes  Systèmes embarqués  Systèmes informatiques -- Mise en oeuvre  Systèmes sur puce  Systèmes, Conception de  Sécurité  Sélection de Power Mode  TLM  Temps réel  Thèses et écrits académiques  Topologie du réseau  Traitement d'images -- Techniques numériques  Traitement d'images  Traitement réparti  Transaction-level modeling  Transistors  Types de parallélisme  UML  UML  Ultra basse consommation  Vents -- Mesure  XPU  Économies d'énergie  

Jean-Philippe Diguet dirige actuellement les 5 thèses suivantes :

Informatique
En préparation depuis le 02-10-2017
Thèse en préparation

Electronique, microelectronique, optique et lasers, optoelectronique microondes robotique
En préparation depuis le 13-09-2016
Thèse en préparation

Stic
En préparation depuis le 26-10-2010
Thèse en préparation


Jean-Philippe Diguet a dirigé les 11 thèses suivantes :

Électronique et informatique industrielle
Soutenue en 2008
Thèse soutenue


Jean-Philippe Diguet a été président de jury des 2 thèses suivantes :


Jean-Philippe Diguet a été rapporteur des 12 thèses suivantes :

Systèmes automatiques et micro-électroniques
Soutenue le 26-10-2017
Thèse soutenue

STIC (sciences et technologies de l'information et de la communication) - Cergy
Soutenue le 01-09-2015
Thèse soutenue

SYAM - Systèmes Automatiques et Microélectroniques
Soutenue le 04-12-2012
Thèse soutenue

Jean-Philippe Diguet a été membre de jury des 3 thèses suivantes :