Conception d'amplificateur faible bruit reconfigurable en technologie CMOS pour applications de type radio adaptative
Auteur / Autrice : | Marcelo De Souza |
Direction : | Thierry Taris, André Augusto Mariano |
Type : | Thèse de doctorat |
Discipline(s) : | Electronique |
Date : | Soutenance le 15/12/2016 |
Etablissement(s) : | Bordeaux en cotutelle avec Universidade tecnológica federal do Paraná (Brésil) |
Ecole(s) doctorale(s) : | École doctorale des sciences physiques et de l’ingénieur (Talence, Gironde) |
Partenaire(s) de recherche : | Laboratoire : Laboratoire de l'intégration du matériau au système (Talence, Gironde) |
Jury : | Président / Présidente : Glauber Gomes de Oliveira Brante |
Examinateurs / Examinatrices : Thierry Taris, André Augusto Mariano, Glauber Gomes de Oliveira Brante, Robson Nunes de Lima, Fernando Rangel de Sousa | |
Rapporteurs / Rapporteuses : Robson Nunes de Lima, Fernando Rangel de Sousa |
Mots clés
Mots clés contrôlés
Résumé
Les systèmes de communication mobiles permettent l’utilisation de l’information en environnements complexes grâce à des dispositifs portables qui ont comme principale restriction la durée de leurs batteries. Des nombreux efforts se sont focalisés sur la réduction de la consommation d’énergie des circuits électroniques de ces systèmes, une fois que le développent des technologies des batteries ne avance pas au rythme nécessaire. En outre, les systèmes RF sont généralement conçus pour fonctionner de manière fixe, spécifiés pour le pire cas du lien de communication. Toutefois, ce scénario peut se produire dans une petite partie du temps, entraînant ainsi en perte d’énergie dans le reste du temps. La recherche des circuits RF adaptatifs, pour adapter le niveau du signal d'entrée pour réduire la consommation d'énergie est donc d'un grand intérêt et de l'importance. Dans la chaîne de réception radiofréquence, l'amplificateur à faible bruit (LNA) se montre un composant essentiel, autant pour les performances de la chaîne que pour la consommation d'énergie. Au cours des dernières décennies, des techniques pour la conception de LNAs reconfigurables ont été proposées et mises en oeuvre. Cependant, la plupart d'entre elles s’applique seulement au contrôle du gain, sans exploiter Le réglage de la linéarité et du bruit envisageant l'économie d'énergie. De plus,ces circuits occupent une grande surface de silicium, ce qui entraîne un coût élevé, ou NE correspondent pas aux nouvelles technologies CMOS à faible coût. L'objectif de cette étude est de démontrer la faisabilité et les avantages de l'utilisation d'un LNA reconfigurable numériquement dans une chaîne de réception radiofréquence, du point de vue de la consommation d'énergie et de coût de fabrication.