Contributions à l'analyse du comportement temporel de la hiérarchie mémoire pour l'estimation du pire temps d'exécution
Auteur / Autrice : | Jean-François Deverge |
Direction : | Isabelle Puaut |
Type : | Thèse de doctorat |
Discipline(s) : | Informatique |
Date : | Soutenance en 2008 |
Etablissement(s) : | Rennes 1 |
Mots clés
Mots clés contrôlés
Résumé
Les défaillances des logiciels dans les systèmes temps réel strict peuvent avoir des conséquences graves (pertes économiques, mise en danger de la vie humaine). La vérification des contraintes temporelles d'un système temps réel strict dépend de la connaissance du pire temps d'exécution des tâches a priori. Cependant, déterminer le pire temps d'exécution d'une tâche seule n'est pas trivial sur lesarchitectures des processeurs actuels. L'utilisation de mécanismes matériels complexes a un grand impact sur la prévisibilité des performances. Ce document se focalise sur les problèmes de l'analyse temporelle des accès mémoire vers les données des programmes qui s'exécutent sur une architecture munie d'une hiérarchie mémoire (mémoire cache ou mémoire sur-puce, nommée communément mémoire scratchpad). Plusieurs approches sont proposées pour la prévisibilité et l'amélioration du pire temps d'exécution des tâches qui s'exécutent sur une architecture munie d'une hiérarchie mémoire.