Exploration and optimization of tree-based FPGA architectures

• Auteur / Autrice : Zied Marrakchi
• Direction : Habib Mehrez
• Type : Thèse de doctorat
• Discipline(s) : Informatique et micro-électronique
• Date : Soutenance en 2008
• Etablissement(s) : Paris 6

Mots clés

Mots clés libres

Fpga

Réseaux d'interconnexion

Loi de Rent

Structure arborescente

Structure matricielle

Optimisation

Partitionnement

Routage

Résumé

Les circuits FPGAs (Field Programmable Gate Arrays) sont devenus des acteurs importants dans le domaine du traitement numérique qui a été dominé auparavant par les microprocesseurs et les circuits intégrés spécifiques. Le plus grand défi pour les FPGAs aujourd'hui est de présenter un bon compromis entre une grande souplesse et de bonnes performances (vitesse, surface et consommation). La combinaison de trois facteurs définit les caractéristiques d'un circuit FPGA: la qualité de l'architecture, la qualité des outils CAO de configuration et la conception électrique du FPGA. L'objet de cette thèse est l'exploration de nouvelles architectures et de structures d'interconnexion qui pourront améliorer les performances de ces circuits. En effet, les ressources d'interconnexion occupent 90% de la surface totale et occasionnent 60% de la consommation électrique. Les architectures étudiées présentent des structures matricielles et arborescentes