Étude des potentialités des technologies CMOS SOI pour la synthèse de fréquence à 10 GHz sous faible tension

Study of the potentialities of the submicronic CMOS SOI technologies for the frequency synthesis application at 10 GHz under low voltage supply

• Auteur / Autrice : Alexandre Engelstein
• Direction : Jean-Michel Fournier
• Type : Thèse de doctorat
• Discipline(s) : Optique, optoélectronique et micro-ondes
• Date : Soutenance en 2005
• Etablissement(s) : Grenoble INPG

Résumé

Cette demière dècénnie a vu l'apparition des solutions CMOS SOI pour les applications RF intégrées à travers les études de performances des différents blocs constituant les front-end RF. Le but de ce travail a été de montrer les potentialités de ces technologies CMOS SOI par rapport aux technologies silicium massif de même génération pour les applications liées à la synthèse de fréquence. Les travaux menés portent sur la conception et la réalisation de VCOs et diviseurs de fréquence fonctionnant dans la gamme de 10 GHz et réalisés dans des technologies CMOS 0,13 μm SOI et silicium massif, sous faible tension (1,2 V). L'étude de ces deux circuits permet de mettre en valeur les deux avantages principaux des technologies CMOS SOI pour les applications RF. Tout d'abord, le substrat haute résistivité disponible en technologies SOI permet d'augmenter les performances RF des composants passifs. Les inductances mesurées sur SOI présentent une augmentation de 60 % du coefficient de qualité comparé à celle sur silicium massif et cette augmentation du facteur de qualité est directement liée à la réduction du bruit de phase dans le VCO. Par ailleurs, la forte réduction des capacités parasites due à la présence de la couche d'oxyde entérée (BOX) entraine une réduction de la consommation des circuits digitaux hautes fréquence comme les diviseurs de fréquence. Un coefficient de réduction moyen de 1,5 mesuré sur ces capacités conduit à une réduction de 20 % à 10 GHz de la consommation des diviseurs de fréquence étudiés, entre les deux technologies SOI et silicium massif.

For the last ten years the potentialities of submicronic CMOS SOI technologies for RF applications were evaluated through the studies of the different blocs of front-end RF. The purpose of this work is to show the potentialities of this technologies for RF frequency synthesis application, in comparison with the bulk technologies. VCOs and frequency dividers at 10 GHz and under low voltage supply (1. 2 V) were designed in bulk and SOI 0. 13 μm CMOS technologies. The performances of this two circuits are directly linked to the advantages of SOI technologies. Ln one hand, the high resistivity substrate in SOI allows an increase of RF performances of passive components. The measured SOI inductors show a increase of 60 % of the quality factor compared to the bulk one. This increase leads directly to a phase noise reduction for the VCOs. On the other hand, the parasitic capacities are reduced because of the buried oxide (BOX), which leads to consumption reduction of the high frequency digital circuits like frequency dividers. The parasitic capacities reduction of 1. 5 leads to a measured 20 % consumption reduction at 10 GHz for the studied frequency dividers between the two technologies.