Outil d'analyse et de partitionnement-ordonnancement pour les systèmes temps réels embarqués

Partitioning-scheduling and analysis tool for real time embedded systems

• Auteur / Autrice : Abedenour Azzedine
• Direction : Jean-Luc Philippe
• Type : Thèse de doctorat
• Discipline(s) : Électronique et informatique industrielle
• Date : Soutenance en 2004
• Etablissement(s) : Lorient

Mots clés

Mots clés contrôlés

Traitement réparti

Temps réel (informatique)

Systèmes embarqués (informatique)

Résumé

Les travaux présentés dans ma thèse se positionnent dans le cadre des méthodes de conception pour les systèmes embarqués temps réel. Nous proposons une méthode de codesign logiciel/matériel qui prend en compte les contraintes de temps réel tout en visant à réduire le coût d’implantation du système et la consommation d’énergie. Nous présentons les contributions suivantes : 1) Le système est spécifié de manière hiérarchique avec un modèle de spécification qui présente plusieurs niveaux de granularité. 2) L’architecture cible est un SoC composé d'un processeur, de coprocesseurs et d'accélérateurs connectés via un modèle de bus embarqué, avec un OS pour l’ordonnancement des tâches logicielles. 3) Nous tirons profit de l'estimation dynamique et architecturale qui peut être effectuée à différents niveaux de granularités. 4) L’algorithme heuristique de partitionnement/ ordonnancement explore un large espace de solutions d’implantations pour chaque tâche il prend en considération les communications Hw/Sw et les tâches multi-cadence avec des tâches périodiques et/ou non périodiques.

The works presented in my thesis addresses the domain of fine and coarse grain HW /SW codesign for Real-Time System On-Chip (SoC). We propose a new method for the real-time scheduling and the HW / SW partitioning of multi-rate or aperiodic tasks, which takes into account The system real time constraints and communications tasks, all while aiming to reduce the system implementation cost and the energy consumption. The large design space exploration is based on parallelism/delay trade-off curves