Contribution à l’étude du phénomène de LATCH-UP dans les technologies CMOS

by Charles Leroux

Doctoral thesis in Dispositif de l'électronique intégrée

Under the supervision of Jean-Pierre Chante.

  • Alternative Title

    = Contribution to the study of latchup phenomenon in CMOS technologies


  • Abstract not available


  • Abstract

    Ce travail traite de l'analyse du phénomène de latch-up dans les technologies CMOS. Ce phénomène est dû à la présence d'une structure PNPN parasite entre l'alimentation du s circuit et la masse, et cette structure est susceptible de passer de son état forte impédance habituel à un état faible impédance (quelques ohms). Cette étude s'est concrétisée par la mise au point d'une méthodologie de test qui permet d'identifier le phénomène. Un modèle analytique a été développé. Il prend en compte l'aspect tridimensionnel des résistances de cette structure, la forte injection et ses conséquences. ·Enfin, un nouvel élément a été introduit, il permet d'expliquer le maintien du phénomène. Ce modèle sans paramètre d'ajustement donne de bons résultats par rapport à l'expérience. Une stratégie d'optimisation des technologies, vis à vis du latch-up a été également définie. Elle s'est traduite par la réalisation d'un lot pour lequel des structures à faible distance d'isolation entre sources de transistors de type opposé (quatre microns), ont une tension de maintien supérieure à la tension d'alimentation (cinq volts).

Consult library

Version is available as a paper

Informations

  • Details : 1 vol. (219 p. - A20)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p. 199-219

Where is this thesis?

  • Library : Institut national des sciences appliquées (Villeurbanne, Rhône). Service Commun de la Documentation Doc'INSA.
  • Available for PEB
  • Odds : C.83(1075)
See the Sudoc catalog libraries of higher education and research.