Spécification et compilation de réseaux de neurones embarqués

Specification and compilation of embedded neural networks

• Auteur / Autrice : Hugo Pompougnac
• Direction : Dumitru Potop-Butucaru
• Type : Thèse de doctorat
• Discipline(s) : Informatique
• Date : Soutenance le 09/12/2022
• Etablissement(s) : Sorbonne université
• Ecole(s) doctorale(s) : École doctorale Informatique, télécommunications et électronique de Paris (1992-....)
• Partenaire(s) de recherche : Laboratoire : Institut national de recherche en informatique et en automatique (France). Centre de recherche de Paris (Paris) (2016-....)
• Jury : Président / Présidente : Alix Munier-Kordon
• Jury : Examinateurs / Examinatrices : Timothy Bourke, Albert Henri Cohen
• Jury : Rapporteurs / Rapporteuses : Corinne Ancourt, David Monniaux
• DOI : 10.70675/47163154z9636z4692z96a0z4bbe4387ee6c

Mots clés

Mots clés contrôlés

Systèmes embarqués (informatique)

Temps réel (informatique)

Calcul intensif (informatique)

LUSTRE (langage de programmation)

Compilation (informatique)

Apprentissage automatique

Mots clés libres

Apprentissage machine (ML)

SSA

Lustre

Programmation réactive

MLIR

Compilation

Machine Learning (ML)

Reactive programming

SSA

Résumé

Dans cette thèse, nous proposons une approche pour spécifier et compiler conjointement les aspects Calcul Haute Performance (HPC) et Temps-Réel Embarqué (RTE) d’un même système. Notre approche est fondée sur une intégration formelle, algorithmique et outillée entre deux formalismes sous-tendant une bonne partie des travaux en HPC et en RTE : le formalisme SSA et le langage flot de données synchrone Lustre. Le formalisme SSA est au cœur de bon nombre de compilateurs HPC, dont ceux employés par les frameworks d'apprentissage machine tels TensorFlow ou PyTorch. Le langage Lustre est au cœur des processus de mise en œuvre de systèmes embarqués critiques dans l’avionique, ou encore le rail.

In this thesis, we propose an approach for the joint specification and compilation of both High-Performance Computing (HPC) and Real-Time Embedded (RTE) aspects of a system. Our approach is based on a formal, algorithmic and tooled integration between two formalisms underlying a large part of works in HPC and RTE fields: the SSA formalism and the synchronous dataflow language Lustre. The SSA formalism is a key component of many HPC compilers, including those used by Machine Learning frameworks such as TensorFlow or PyTorch. The Lustre language is a key component of implementation processes of critical embedded systems in avionics or rail transportation.