Architecture et conception d’un amplificateur de puissance large-bande pour des applications 4G/5G

par Mohammed Saad Boutayeb

Thèse de doctorat en Optique et radiofréquence

Le président du jury était Sylvain Bourdel.

Le jury était composé de Alain Peden, Denis Barataud.

Les rapporteurs étaient Thierry Parra, Antoine Frappé.


  • Résumé

    Avec l’arrivée de la 5G NR, les architectures des émetteurs-récepteurs des terminaux mobiles doivent intégrer plus de composants (filtres, amplificateurs de puissance…) afin d’adresser des bandes plus nombreuses et plus larges (notamment les bandes « sub-6 GHz ») en plus de traiter des signaux plus complexes. Ces nouvelles contraintes d’encombrement et de performances auxquelles doivent répondre les émetteurs-récepteurs ont un impact direct sur les spécifications techniques des amplificateurs de puissance (PA). D’une part il est nécessaire d’avoir des PA qui adressent des bandes plus larges afin de réduire le nombre de composants dans la chaîne d’émission ; d’autre part, ces PA doivent répondre aux critères de linéarité des nouveaux standards (LTE-A et 5G NR) tout en assurant une bonne efficacité énergétique de fonctionnement. Les travaux de cette thèse portent sur l’investigation d’architectures avancées de PA alliant largeur de bande, linéarité et efficacité énergétique.Le contexte et les motivations de la thèse énoncés, le choix de la technologie RF SOI 130nm et les contraintes auxquels doit répondre le PA sont justifiés. Une étude de l’état de l’art des architectures avancées (à efficacité améliorée) de PA permet de retenir l’architecture Doherty comme solution intéressante. Une étude théorique de l’architecture Doherty est effectuée afin de modéliser son fonctionnement, d’identifier l’impact des paramètres de dimensionnement et des capacités parasites du transistor sur les performances de celle-ci avant d’explorer les perspectives qu’elle présente en termes de largeur de bande. Un premier circuit démonstrateur a été implémenté en RF SOI 130nm. Il s’agit d’un étage amplificateur Doherty couvrant la bande 3,2-3,6 GHz. Pour un signal LTE 10MHz 50RB à une puissance de sortie de 27dBm, un ACLR maximal de -30,5 dBc et une PAE minimale de 36% a été mesurée sur toute la bande. Un deuxième circuit Doherty intégrant un étage de pré-amplification (driver) a été implémenté dans la même technologie. Les mesures pour un signal LTE 10MHz 12RB à 28 dBm de puissance de sortie donnent un ACLR maximal de -35 dBc et une PAE minimale de 32% sur toute la bande 3,2-3,8 GHz ce qui permet de couvrir les bandes B42, B43 et B49.

  • Titre traduit

    Architecture and design of high efficiency wideband power amplifiers in SOI CMOS technology


  • Résumé

    The arrival of the 5G NR put more constraints on the transceivers architectures. They must integrate more components (filters, power amplifiers, etc.) in order to address more numerous and wider bands (in particular the “sub-6 GHz” bands) in addition to processing more complex signals. These new space and performance constraints that transceivers must meet have a direct impact on the technical specifications of power amplifiers (PAs). On the one hand it is necessary to have PAs which address wider bands in order to reduce the number of components in the emission chain; on the other hand, these PAs must meet the criteria of linearity of the new standards (LTE-A and 5G NR) while ensuring good operating energy efficiency. The work of this thesis concerns the investigation of advanced PA architectures combining bandwidth, linearity and energy efficiency.The context and the motivations of the thesis stated, the choice of SOI 130nm RF technology and the constraints to which the PA must respond are justified. A study of the state of the art of improved efficiency PAs architectures makes it possible to select Doherty architecture as an interesting solution. A theoretical study of the Doherty architecture is carried out in order to model its operation, to identify the impact of the dimensioning parameters and the parasitic capacitances of the transistor on the performances before exploring the bandwidth perspectives it presents. A first demonstrator circuit was implemented in RF SOI 130nm. It is a Doherty amplifier stage covering the 3.2-3.6 GHz band. For an LTE 10MHz 50RB signal at an output power of 27dBm, a maximum ACLR of -30.5 dBc and a minimum PAE of 36% was measured across the band. A second Doherty circuit integrating a driver stage has been implemented in the same technology. Measurements for an LTE 10MHz 12RB signal at 28 dBm of output power give a maximum ACLR of -35 dBc and a minimum PAE of 32% over the whole band 3.2-3.8 GHz which allows to cover the B42, B43 and B49 bands.


Il est disponible au sein de la bibliothèque de l'établissement de soutenance.

Consulter en bibliothèque

La version de soutenance existe

Où se trouve cette thèse\u00a0?

  • Bibliothèque : Université Grenoble Alpes. Bibliothèque et Appui à la Science Ouverte. Bibliothèque électronique.
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.