Stratégie d'estimation de la vulnérabilité aux erreurs `soft' basée sur la susceptibilité aux événements transitoires de chaque porte logique

par Fábio Batagin Armelin

Thèse de doctorat en Réseaux, information et communications

Sous la direction de Lirida Alves de Barros et de Roberto D'Amore.

Le président du jury était Osamu Saotome.

Le jury était composé de Salvador Pinillos Gimenez, Pietro Maris Ferreira.

Les rapporteurs étaient Ricardo Reis, Eduardo Costa.


  • Résumé

    La vulnérabilité aux erreurs récupérables (SEV - Soft Error Vulnerability) est un paramètre estimé qui, associé aux caractéristiques de l’environnement de rayonnement, permet d’obtenir le SER (Soft-Error Rate), une métrique couramment utilisée pour prédire le comportement des systèmes électroniques numériques exposés au rayonnement de particules. Actuellement, la méthode la plus précise pour l’estimation de SER est le test de rayonnement, car elle présente l’interaction réelle des particules avec le dispositif électronique. Cependant, ce test est coûteux et requiert le circuit qui, lui, n’est disponible qu’à la fin du cycle de développement. Cela a motivé le développement d'autres méthodes d'estimation de SER et de SEV, notamment des méthodes analytiques, des simulations électriques et logiques, ainsi que des approches basées sur l'émulation. Ces techniques incorporent généralement des effets de masquage logique, électrique ou temporel. Néanmoins, la plupart de ces techniques ne prennent pas en compte la susceptibilité aux événements singuliers transitoires (SET - Single Event Transient). Ce facteur est intrinsèque au test de radiation et représente la probabilité que le rayonnement ionisant produise une erreur `soft' à la sortie des portes logiques du circuit. Dans ce contexte, cette thèse propose une stratégie d’estimation de SEV basée sur les susceptibilités aux SET. Deux versions de cette stratégie sont considérées : la version simplifiée, où les susceptibilités SET prennent en compte seulement les effets de la topologie des portes logiques et la version complète, où les susceptibilités prennent en compte la topologie et le fonctionnement du circuit. La stratégie proposée a été évaluée avec une approche basée sur la simulation, estimant la SEV de 38 circuits de référence. Les résultats montrent que les deux versions de la stratégie entraînent une amélioration de la précision de l'estimation, la version complète présentant l'erreur d'estimation la plus faible. Enfin, la faisabilité de l’adoption de la stratégie proposée est démontrée avec approche basée sur l’émulation.

  • Titre traduit

    A strategy for soft-error vulnerability estimation using the single-event transient susceptibilities of each gate


  • Résumé

    The Soft-Error Vulnerability (SEV) is an estimated parameter that, in conjunction with the characteristics of the radiation environment, is used to obtain the Soft-Error Rate (SER), that is a metric used to predict how digital systems will behave in this environment. Currently, the most confident method for SER estimation is the radiation test, since it has the actual interaction of the radiation with the electronic device. However, this test is expensive and requires the real device, that becomes available late on the design cycle. These restrictions motivated the development of other SER and SEV estimation methods, including analytical, electrical and logic simulations, and emulation-based approaches. These techniques usually incorporate the logical, electrical and latching-window masking effects into the estimation process. Nevertheless, most of them do not take into account a factor that is intrinsic to the radiation test: the probability of the radiation particle to produce a Soft-Error (SE) at the output of the gates of the circuit, referred to as Single-Event Transient (SET) susceptibility. In this context, we propose a strategy for SEV estimation based on these SET susceptibilities, suitable for simulation- and emulation-based frameworks. In a simplified version of this strategy, the SET susceptibilities take into account only the effects of the gate topology, while in a complete version, these susceptibilities consider both the topology and the operation of the circuit, that affects its input pattern distribution. The proposed strategy was evaluated with a simulation-based framework, estimating the SEV of 38 benchmark circuits. The results show that both versions of the strategy lead to an improvement in the estimation accuracy, with the complete version presenting the lowest estimation error. Finally, we show the feasibility of adopting the proposed strategy with an emulation-based framework.


Il est disponible au sein de la bibliothèque de l'établissement de soutenance.

Consulter en bibliothèque

La version de soutenance existe

Où se trouve cette thèse\u00a0?

  • Bibliothèque : Télécom Paris. Centre de ressources documentaires numériques (CRDN).
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.