Thèse soutenue

Conception du décodeur NB-LDPC à débit ultra-élevé

FR  |  
EN
Auteur / Autrice : Hassan Harb
Direction : Emmanuel BoutillonLaura Conde CanenciaAli Chamas Al GhouwayelAli Alaedinne
Type : Thèse de doctorat
Discipline(s) : Informatique
Date : Soutenance le 08/11/2018
Etablissement(s) : Lorient en cotutelle avec Université Libanaise
Ecole(s) doctorale(s) : École doctorale Mathématiques et sciences et technologies de l'information et de la communication (Rennes)
Partenaire(s) de recherche : Laboratoire : Laboratoire en sciences et techniques de l'information, de la communication et de la connaissance (Brest ; 2012-....) - Laboratoire des sciences et techniques de l\'information, de la communication et de la connaissance
Jury : Président / Présidente : Olivier Berder
Examinateurs / Examinatrices : Ali Chamas Al Ghouwayel, Catherine Douillard
Rapporteurs / Rapporteuses : Zhang Zhengya, Peter Burg

Mots clés

FR  |  
EN

Mots clés contrôlés

Résumé

FR  |  
EN

Les codes correcteurs d’erreurs Non-Binaires Low Density Parity Check (NB-LDPC) sont connus pour avoir de meilleure performance que les codes LDPC binaires. Toutefois, la complexité de décodage des codes non-binaires est bien supérieure à celle des codes binaires. L’objectif de cette thèse est de proposer de nouveaux algorithmes et de nouvelles architectures matérielles de code NB-LDPC pour le décodage des NBLDPC. La première contribution de cette thèse consiste à réduire la complexité du nœud de parité en triant en amont ses messages d’entrées. Ce tri initial permet de rendre certains états très improbables et le matériel requis pour les traiter peut tout simplement être supprimé. Cette suppression se traduit directement par une réduction de la complexité du décodeur NB-LDPC, et ce, sans affecter significativement les performances de décodage. Un modèle d’architecture, appelée ''architecture hybride'' qui combine deux algorithmes de l’état de l’art (''l’Extended Min Sum'' et le ''Syndrome Based'') a été proposé afin d’exploiter au maximum le pré-tri. La thèse propose aussi de nouvelles méthodes pour traiter les nœuds de variable dans le contexte d’une architecture pré-tri. Différents exemples d’implémentations sont donnés pour des codes NB-LDPC sur GF(64) et GF(256). En particulier, une architecture très efficace de décodeur pour un code de rendement 5/6 sur GF(64) est présentée. Cette architecture se caractérise par une architecture de check node nœud de parité entièrement parallèle. Enfin, une problématique récurrente dans les architectures NB-LDPC, qui est la recherche des P minimums parmi une liste de taille Ns, est abordée. La thèse propose une architecture originale appelée first-then-second minimum pour une implantation efficace de cette tâche.