Contribution à l'analyse des effets de vieillissement de composants actifs et de circuits intégrés sous contraintes DC et RF en vue d'une approche prédictive

Contribution to the analysis of aging effects of active components and integrated circuits under DC and RF constraints for a predictive approach

• Auteur / Autrice : Insaf Lahbib
• Direction : Patrick Martin
• Type : Thèse de doctorat
• Discipline(s) : Electronique, microelectronique, optique et lasers, optoelectronique microondes
• Date : Soutenance le 13/12/2017
• Etablissement(s) : Normandie
• Ecole(s) doctorale(s) : École doctorale physique, sciences de l’ingénieur, matériaux, énergie (Saint-Etienne du Rouvray, Seine Maritime)
• Partenaire(s) de recherche : Laboratoire : Laboratoire de cristallographie et sciences des matériaux (Caen ; 1996-....)
• Partenaire(s) de recherche : établissement de préparation : Université de Caen Normandie (1971-....)
• Jury : Président / Présidente : Richard Grisel
• Jury : Examinateurs / Examinatrices : Patrick Martin, Nacer Abouchi, Fabien Ndagijimana, Estelle Lauga-Larroze, Mohamed-Aziz Doukkali
• Jury : Rapporteurs / Rapporteuses : Nacer Abouchi, Fabien Ndagijimana

Mots clés

Mots clés contrôlés

Circuits intégrés

Transistors

Durée de vie (ingénierie)

Transistors bipolaires

MOS (électronique)

Matériaux -- Détérioration

Fiabilité

Mots clés libres

Prédiction de la dégradation

Stress DC, Stress RF

Dégradation des paramètres DC et RF

Mécanismes de dégradation HCI, BTI, MMD et RVBE

TranEstimation de la durée de viesistors MOS et bipolaires

Conception en tenant compte de la fiabilité

Reliability simulation

Prediction of degradation under DC and RF stress

DC and RF parameters degradation

Degradation mechanisms HCI, BTI, MMD and RVBE in MOS and Bipolar transistors

MMD and RVBE in MOS and Bipolar transistors

Lifetime estimation

Transistor-level reliability

Circuit-level reliability

Design for reliability

Résumé

Les travaux de cette thèse portent sur la simulation de la dégradation des paramètres électriques des transistors MOS et bipolaires sous stress statiques et dynamiques. Cette étude a été menée à l’aide d’un outil de simulation de fiabilité développé en interne. Selon la technologie MOS ou bipolaire, les mécanismes étudiés ont été successivement : Hot Carrier Injection, Bias Temperature instability, Mixed Mode et Reverse base emitter bias. L’investigation a été aussi étendue au niveau circuit. Nous nous sommes ainsi intéressés à l’effet de la dégradation des transistors sur la fréquence d’un oscillateur en anneau et les performances RF d’un amplificateur faible bruit. Les circuits ont été soumis à des contraintes DC , AC et RF. La prédictibilité, établie de ces dégradations, a été validée par des essais de vieillissement expérimentaux sur des démonstrateurs encapsulés et montés sur PCB. Les résultats de ces études ont permis de valider la précision du simulateur et la méthode de calcul quasi-statique utilisée pour calculer les dégradations sous stress dynamiques. Ces travaux de recherche ont pour but d’inscrire cette approche prédictive dans un flot de conception de circuits afin d’assurer leur fiabilité.

The work of this thesis focuses on the simulation of the electrical parameters degradation of MOS and bipolar transistors under static and dynamic stresses. This study was conducted using an in-house reliability simulation tool. According to the MOS or bipolar technology, the studied mechanisms were successively: Hot Carrier Injection, Bias Temperature instability, Mixed Mode and Reverse base emitter bias. The investigation was then extended to circuit-level. The effect of transistors degradation on a ring oscillator frequency and the RF performances of a low noise amplifier were investigated. The circuits were subjected to DC, AC and RF constraints. Predictability of these degradations has been validated by experimental aging tests on encapsulated and PCB-mounted demonstrators. The results of these studies proved the accuracy of the simulator and validated the quasi-static calculation method used to predict the degradation under dynamic stress. The goal of this research is to embed this predictive approach into a circuit design flow to ensure its reliability.