Contribution à l'analyse des effets de vieillissement de composants actifs et de circuits intégrés sous contraintes DC et RF en vue d'une approche prédictive
Auteur / Autrice : | Insaf Lahbib |
Direction : | Patrick Martin |
Type : | Thèse de doctorat |
Discipline(s) : | Electronique, microelectronique, optique et lasers, optoelectronique microondes |
Date : | Soutenance le 13/12/2017 |
Etablissement(s) : | Normandie |
Ecole(s) doctorale(s) : | École doctorale physique, sciences de l’ingénieur, matériaux, énergie (Saint-Etienne du Rouvray, Seine Maritime) |
Partenaire(s) de recherche : | Laboratoire : Laboratoire de cristallographie et sciences des matériaux (Caen ; 1996-....) |
établissement de préparation : Université de Caen Normandie (1971-....) | |
Jury : | Président / Présidente : Richard Grisel |
Examinateurs / Examinatrices : Patrick Martin, Nacer Abouchi, Fabien Ndagijimana, Estelle Lauga-Larroze, Mohamed-Aziz Doukkali | |
Rapporteurs / Rapporteuses : Nacer Abouchi, Fabien Ndagijimana |
Mots clés
Mots clés contrôlés
Résumé
Les travaux de cette thèse portent sur la simulation de la dégradation des paramètres électriques des transistors MOS et bipolaires sous stress statiques et dynamiques. Cette étude a été menée à l’aide d’un outil de simulation de fiabilité développé en interne. Selon la technologie MOS ou bipolaire, les mécanismes étudiés ont été successivement : Hot Carrier Injection, Bias Temperature instability, Mixed Mode et Reverse base emitter bias. L’investigation a été aussi étendue au niveau circuit. Nous nous sommes ainsi intéressés à l’effet de la dégradation des transistors sur la fréquence d’un oscillateur en anneau et les performances RF d’un amplificateur faible bruit. Les circuits ont été soumis à des contraintes DC , AC et RF. La prédictibilité, établie de ces dégradations, a été validée par des essais de vieillissement expérimentaux sur des démonstrateurs encapsulés et montés sur PCB. Les résultats de ces études ont permis de valider la précision du simulateur et la méthode de calcul quasi-statique utilisée pour calculer les dégradations sous stress dynamiques. Ces travaux de recherche ont pour but d’inscrire cette approche prédictive dans un flot de conception de circuits afin d’assurer leur fiabilité.