Thèse de doctorat en Nanophysique
Sous la direction de Jean-Luc Rouvière et de Mikaël Cassé.
Soutenue le 15-06-2017
à l'Université Grenoble Alpes (ComUE) , dans le cadre de École doctorale physique (Grenoble) , en partenariat avec Laboratoire d'électronique et de technologie de l'information (Grenoble) (laboratoire) .
Le président du jury était Gérard Ghibaudo.
Le jury était composé de Antoine Cros.
Les rapporteurs étaient Denis Flandre, Pascal Masson.
Ce document est le résultat de mon travail de thèse au sein du CEA-Leti Grenoble.Il couvre notamment l'évolution de l'effet piézorésistif et des propriétés de transport électrique de transistors à effet de champ en fonction de différentes variables telles que la géométrie, la température, la contrainte mécanique interne....Le point de focalisation de ce travail est d'étudier l'effet de la réduction à l'extrême des dimensions de canal et de grille dans les transistors MOSFET.Une attention spéciale a aussi été portée sur la modélisation des données électriques.Différents algorithmes sont utilisés pour extraire les paramètres clefs des dispositifs, leurs pertinences en fonction des dimensions sont discutées.Un modèle de l'évolution des coefficients piézorésistifs a été dérivé d'un modèle de transport pour les transistors à grilles multiple.Ce modèle permet de prévoir les variations des coefficients piézorésitifs avec la section (largeur et épaisseur du canal) pour un dispositif multigrille.Un effet qui n'est pas prévu par les théories standards pour les dispositifs à très faible section a été montré par les mesures, des hypothèses sont discutées pour expliquer cet effet.
Study of strain and electrical properties in Si nanowire transistors
This document is the result of my thesis work at the CEA-Leti Grenoble.It covers the evolution of the piezoresistive effect and the electrical transport properties of field effect transistor device against several variable such as geometry, temperature, internal stress....The focus of this work is to understand the effect brought by extreme reducing of channel and gate dimensions in MOSFET transistors.A special attention is given on electrical data modeling. Different algorithms are used to extract key parameters of devices and their viability against the device dimensions considered is discussed. A new piezoresistive coefficients model is drawn from a known mobility model,it allows to draw a reliable tendancy of piezoresistive variation against the cross section (channel width and thickness) of a given multigate device.An effect not accountable by standard theory for small cross section was shown by the measurements, and some hypothesis are made and discussed to explain whose results.
Il est disponible au sein de la bibliothèque de l'établissement de soutenance.