Characterization and optimization of high density plasma etching processes for advanced memories application

par Maria Mercedes Rizquez Moreno

Thèse de doctorat en Microélectronique

Sous la direction de Agnès Roussy.

Soutenue le 08-11-2016

à Lyon , dans le cadre de École doctorale Sciences Ingénierie Santé (Saint-Etienne) , en partenariat avec STMicroelectronics (entreprise) et de Département Sciences de la Fabrication et Logistique (laboratoire) .

Le président du jury était Marco Reis.

Le jury était composé de Agnès Roussy, Marco Reis, Jean-Pierre Landesman, Rémi Dussart, Jacques Pinaton, Julien Pasquet.

Les rapporteurs étaient Jean-Pierre Landesman, Rémi Dussart.

  • Titre traduit

    Caractérisation et optimisation des procédés de gravure plasma haute densité pour application sur des dispositifs de type mémoires électroniques avancées


  • Résumé

    Parmi d’autres caractéristiques, la mémoire électronique idéale doit présenter une faible consommation d'énergie, haute densité et de la rapidité en lecture/écriture/effacement. Différents types de mémoires ont été ainsi développées. Un exemple en l’eSTM (Embedded Select Trench Memory). Ce travail de thèse étudie la caractérisation et l'optimisation des procédés de gravure plasma utilisés dans la fabrication de cette nouvelle technologie développée par STMicroelectronics Rousset, l'eSTM. Ce travail a été fortement lié à la caractérisation des parois du réacteur, le plasma lui-même et la surface de la plaquette de silicium. La caractérisation chimique des surfaces exposées aux plasmas a permis de caractériser et d'optimiser ce nouveau procédé de gravure. De plus, cette étude vise également à comprendre les dépôts sur les parois du réacteur qui se produisent pendant la gravure de la tranchée de l’eSTM. Ces interactions sont responsables de l’absence de reproductibilité des procédés de gravure. La gravure plasma est contrôlée par la formation d'une couche de passivation se formant en surface des flancs du silicium. La maitrise de cette couche par les conditions du plasma (pression, puissance source débit de gaz...) a permis de développer un model innovant afin d'optimiser le CD de la tranchée. De plus, cette thèse a également porté sur l'étude des dérives des CD au niveau des STI (Shallow Trench Isolation). Des mesures correctives ont été développées afin de contrôler les sources de variations en créant une nouvelle stratégie de gravure pour corriger la dispersion des CD entre lots (25 plaquettes de silicium).


  • Résumé

    Among other characteristics, the ideal memory should have low power consumption, fast read/write/erase and high density solution. Different types of memories have been developed to pursuit these specific properties. Example of this attempt is the eSTM (Embedded Select Trench Memory). This PhD work studies the characterization and optimization of the plasma etching processes for this new technology developed by STMicroelectronics, the eSTM. This work has been highly related to the characterization of the reactor walls, the plasma itself and the wafer surface. The main objectives of this thesis are to understand the fundamental mechanisms of the etching processes and to propose innovative solutions to reduce the variations of CD by reaching the good control of the process desired. This thesis would help for the enhancement of our knowledge on the physical phenomena which happens during this process, especially the passivation. This would offer the possibility of optimize the etch process and get the best CD (Critical Dimension) in terms of electrical results. The emphasis, was put on the characterization to get the maximum knowledge about the interactions taking place during the process, such as plasma-surface interactions and plasma-reactor wall interactions. Furthermore, this thesis was also focused on the optimization of the process drifts at STI (Shallow Trench Isolation) level, since the reproducibility of production processes generates serious concerns in making the component of the chips. Therefore, corrective actions were developed to control the source of variations by creating a regulation loop able to correct the CD dispersion between lots (25wafers).



Le texte intégral de cette thèse sera accessible librement à partir du 08-11-2019

Consulter en bibliothèque

La version de soutenance existe

Où se trouve cette thèse ?

Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.