Conception et réalisation de circuits de génération de fréquence en technologie FDSOI 28nm
Auteur / Autrice : | Alexandre Fonseca |
Direction : | Philippe Lorenzini, Gilles Jacquemod |
Type : | Thèse de doctorat |
Discipline(s) : | Électronique pour objets connectés |
Date : | Soutenance le 02/12/2015 |
Etablissement(s) : | Nice |
Ecole(s) doctorale(s) : | École doctorale Sciences et technologies de l'information et de la communication (Sophia Antipolis, Alpes-Maritimes) |
Partenaire(s) de recherche : | Laboratoire : Laboratoire d'électronique et de technologie de l'information (Grenoble ; 1967-....) - CEA - LETI - Laboratoire d'Electronique et des Technologies de l'Information |
Jury : | Président / Présidente : Pascal Nouet |
Examinateurs / Examinatrices : Philippe Lorenzini, Gilles Jacquemod, Pascal Nouet, Hervé Barthélemy, Yann Deval, Emeric de Foucauld, Rose-Marie Sauvage | |
Rapporteurs / Rapporteuses : Hervé Barthélemy, Yann Deval |
Mots clés
Mots clés contrôlés
Mots clés libres
Résumé
Le déploiement à grande échelle de l’internet des objets nécessite le développement de systèmes de radiocommunication plus économes en énergie, dont le circuit de génération de fréquences est connu pour être particulièrement énergivore. L’objectif de ce travail de thèse est donc d’une part de développer une synthèse de fréquences très faible consommation et d’autre part de démontrer les performances de la technologie FDSOI pour des applications analogiques et radiofréquences. Dans le premier chapitre sont présentées les spécifications du standard choisi -le BLE-, les spécificités de la technologie FDSOI et l'état de l’art des architectures de transmetteurs radiofréquences à faible consommation. Nous avons retenue de cette comparaison l'architecture à division par phases. Le deuxième chapitre présente les résultats de trois types de modélisation système de l’architecture ; 1 - le fonctionnement de ses composants et les points clés à respecter pour son implémentation, 2 - le comportement en bruit de phase pour la définition des spécifications, et 3 - l’impact de l’architecture sur la génération de raies spectrales parasites. Cette étude nous a permis de fixer le cahier des charges du VCRO développé au chapitre suivant. Le troisième chapitre est consacré à la conception, la réalisation et le test de 4 topologies de VCROs en technologie FDSOI 28nm et d'un circuit de test. Les premiers résultats de mesure sont encourageants mais nécessitent d’être complétés par des mesures avec PLL fractionnaire intégrée. En effet, la sensibilité des circuits à la tension d’alimentation (pushing de l’ordre de 5 GHz/V) a rendu les mesures du bruit de phase très délicates.