Influence of Smart Cut™ technological steps on thickness uniformity of SOI wafers : multi-scale approach

par Pablo Eduardo Acosta Alba

Thèse de doctorat en Nano-physique, nano-composants, nano-mesures

Sous la direction de Alain Claverie et de Oleg Kononchuk.

Soutenue en 2014

à Toulouse 3 .


  • Résumé

    Les substrats de silicium sur isolant (SOI) sont très prometteurs pour la technologie CMOS. Un substrat SOI est notamment formé d'une couche extrêmement fine de silicium cristallin. Il a été démontré que les caractéristiques des transistors dépendent fortement de l'épaisseur de cette couche. Il est indispensable que les variations d'épaisseur soient parfaitement contrôlées et caractérisées sur une large gamme spatiale ce qui représente un grand défi. Des méthodes d'analyse de données, obtenues par différentes techniques expérimentales ont été développées, ceci permet de caractériser la rugosité et l'épaisseur de couches fines sur la bande spectrale d'intérêt. L'analyse approfondie de l'impact des principales étapes technologiques de la fabrication de substrats FD-SOI, sur l'uniformité d'épaisseur de la couche de silicium a permis de déterminer l'empreinte spectrale de ces étapes. En outre, nous avons étudié les phénomènes physiques à l'origine du lissage thermique. Un model statistique basé sur la diffusion surfacique des ad-atomes d'un cristal a été développé. Ce model permet de prédire l'évolution de la topographie des surfaces de silicium traitées par un recuit thermique.

  • Titre traduit

    Influence des étapes technologiques du procédé smart cut® sur l'uniformité d'épaisseur des substrats de SOI : approche multi-échelle


  • Résumé

    New generations of transistors will be fabricated on Fully Depleted Silicon-On-Insulator (FD-SOI) wafers. A FD-SOI wafer consists of an ultrathin top silicon layer sitting on top of a buried oxide layer itself on top of a thick Si handle wafer. As transistor characteristics strongly depends on thickness variations of the Si layer, the capability of assessing and mastering thickness uniformity has become the real challenge for the CMOS technology to overcome. In this work, we propose a multi-scale metrology method, based on the use of spectral functions allowing the treatment of data recorded from several experimental techniques, to describe both roughness and thickness variations of thin layers. Using these methods, we investigate the impact of some technological process steps involved in the fabrication of the FD-SOI wafers, on the resulting thickness uniformity features and determine their spectral foot-print. Finally, we investigate the underlying physical mechanisms involved in the surface smoothening of Si layers by thermal annealing. We develop a statistic model describing surface self-diffusion allowing predicting the roughness evolution of Si surfaces during thermal annealing.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (142 p.)
  • Annexes : Références bibliogr. en fin de chapitres

Où se trouve cette thèse ?

  • Bibliothèque : Université Paul Sabatier. Bibliothèque universitaire de sciences.
  • Disponible pour le PEB
  • Cote : 2014 TOU3 0084
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.