Utilisation des nano-composants électroniques dans les architectures de traitement associées aux imageurs

Integration of memory nano-devices in image sensors processing architecture

• Auteur / Autrice : David Roclin
• Direction : Jacques-Olivier Klein
• Type : Thèse de doctorat
• Discipline(s) : Physique
• Date : Soutenance le 16/12/2014
• Etablissement(s) : Paris 11
• Ecole(s) doctorale(s) : Ecole doctorale Sciences et Technologies de l'Information, des Télécommunications et des Systèmes (Orsay, Essonne ; 2000-2015)
• Partenaire(s) de recherche : Laboratoire : Institut d'électronique fondamentale (Orsay, Essonne ; 19..-2016) - Laboratoire d'intégration des systèmes et des technologies (Gif-sur-Yvette, Essonne ; 2001-....)
• Jury : Président / Présidente : Lionel Torres
• Jury : Examinateurs / Examinatrices : Jacques-Olivier Klein, Lionel Torres, Bertrand Granado, Jean-Michel Portal, Olivier Bichler, Hervé Fanet, Christian Gamrat
• Jury : Rapporteurs / Rapporteuses : Bertrand Granado, Jean-Michel Portal

Mots clés

Mots clés contrôlés

Apprentissage perceptif

Ordinateurs -- Mémoires à semiconducteurs

Réseaux neuronaux (informatique)

Mots clés libres

Memristor

Dispositif memristif

Réseau de neurones impulsionnels

Système neuromorphique

Spike-timing-dependent plasticity

Memristor

Memristive device

Spiking Neural Networks

Neuromorphic architecture

Spike-timing-dependent plasticity

Résumé

En utilisant les méthodes d’apprentissages tirées des récentes découvertes en neuroscience, les réseaux de neurones impulsionnels ont démontrés leurs capacités à analyser efficacement les grandes quantités d’informations provenant de notre environnement. L’implémentation de ces circuits à l’aide de processeurs classiques ne permet pas d’exploiter efficacement leur parallélisme. L’utilisation de mémoire numérique pour implémenter les poids synaptique ne permet pas la lecture ou la programmation parallèle des synapses et est limité par la bande passante reliant la mémoire à l’unité de calcul. Les technologies mémoire de type memristive pourrait permettre l’implémentation de ce parallélisme au coeur de la mémoire.Dans cette thèse, nous envisageons le développement d’un réseau de neurones impulsionnels dédié au monde de l’embarqué à base de dispositif mémoire émergents. Dans un premier temps, nous avons analysé un réseau impulsionnel afin d’optimiser ses différentes composantes : neurone, synapse et méthode d’apprentissage STDP en vue d’une implémentation numérique. Dans un second temps, nous envisageons l’implémentation de la mémoire synaptique par des dispositifs memristifs. Enfin, nous présentons le développement d’une puce co-intégrant des neurones implémentés en CMOS avec des synapses en technologie CBRAM.

By using learning mechanisms extracted from recent discoveries in neuroscience, spiking neural networks have demonstrated their ability to efficiently analyze the large amount of data from our environment. The implementation of such circuits on conventional processors does not allow the efficient exploitation of their parallelism. The use of digital memory to implement the synaptic weight does not allow the parallel reading or the parallel programming of the synapses and it is limited by the bandwidth of the connection between the memory and the processing unit. Emergent memristive memory technologies could allow implementing this parallelism directly in the heart of the memory.In this thesis, we consider the development of an embedded spiking neural network based on emerging memory devices. First, we analyze a spiking network to optimize its different components: the neuron, the synapse and the STDP learning mechanism for digital implementation. Then, we consider implementing the synaptic memory with emergent memristive devices. Finally, we present the development of a neuromorphic chip co-integrating CMOS neurons with CBRAM synapses.