Conception de la mémoire magnétique par couple de transfert de spin et sa recherche de fiabilité

par Wang Kang

Thèse de doctorat en Physique

Sous la direction de Youguang Zhang et de Dafiné Ravelosona.

Le président du jury était Luping Shi.

Le jury était composé de Youguang Zhang, Dafiné Ravelosona, Luping Shi, Chao Zhao, Jacques-Olivier Klein, Weisheng Zhao.

Les rapporteurs étaient Luping Shi, Chao Zhao.


  • Résumé

    Cette thèse vise principalement à faire face à la fiabilité de stockage de STT-MRAM au niveau dispositif, au niveau circuit et au niveau système. Les majeures contributions de cette thèse peuvent être résumées comme il suit: a) La modélisation de la jonction tunnel magnétique par courant polarisé en spin (STT-MTJ), pour développer un compact modèle SPICE de STT-MTJ. b) Le design de fiabilité de STT-MRAM au niveau dispositif, pour étudier les structures de base de cellule de mémoire et de cellules de référence. Dans cette partie, nous avons proposé une cellule de mémoire configurable (CMC), une cellule dynamique de référence (RDC) et un loquet magnétique de rayonnement durci (RHM-Latch). c) Le design de fiabilité de STT-MRAM au niveau circuit, pour étudier les modules de circuits périphériques. Dans cette partie, nous avons proposé un circuit de lecture séparé et précharge (SPCRC), un circuit de lecture offset-Tolérant sans perturbation (OTDFRC) et un circuit de correction d'erreur intégré. d) Le design de fiabilité de STT-MRAM au niveau système, vise principalement à étudier l'architecture de la puce. Dans cette partie, nous avons proposé une architecture reconfigurable (nommé Re-STT-MRAM) et une architecture de correction d'erreur hybride (nommé cRR-SECC).

  • Titre traduit

    Spin Transfer Torque Magnetic Random Access Memory Design and Its Reliability Research


  • Résumé

    This thesis aims mainly to deal with the storage reliability of STT-MRAM from device-Level, circuit-Level and system-Level perspectives. The major contributions of this thesis can be summarized as follows: a) Spin transfer torque magnetic tunnel junction (STT-MTJ) modeling, to develop a compact SPICE model of STT-MTJ.b) Device-Level reliability design of STT-MRAM, to study the basic memory cell and reference cell structures. We proposed a configurable memory cell (CMC), a dynamic reference cell (DRC) and a radiation hardened magnetic latch (RHM-Latch) in this part.c) Circuit-Level reliability design of STT-MRAM, to study the peripheral circuit modules. We proposed a separated pre-Charge read circuit (SPCRC), an offset-Tolerant disturbance-Free read circuit (OTDFRC) and a built-In error correction circuit in this part.d) System-Level reliability design of STT-MRAM, aims mainly to study the chip architecture. We proposed a reconfigurable architecture and a hybrid error correction architecture in this part.


Le texte intégral de cette thèse n'est pas accessible en ligne.
Il est disponible au sein de la bibliothèque de l'établissement de soutenance.

Consulter en bibliothèque

La version de soutenance existe

Où se trouve cette thèse ?

  • Bibliothèque : Université Paris-Sud. Service commun de la documentation. Bibliothèque électronique.
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.