Conception d'un oscillateur robuste contrôlé numériquement pour l'horlogerie des SoCs

par Mehdi Terosiet

Thèse de doctorat en Microélectronique

Sous la direction de Patrick Garda.

Soutenue en 2012

à Paris 6 .


  • Résumé

    L’intégration d’un plus grand nombre de fonctions sur des circuits intégrés plus rapides à chaque nouvelle génération. Malheureusement, elles ont rendu la tâche des concepteurs plus difficile, avec notamment la montée de la puissance consommée et des temps de propagation des signaux à travers la puce. La distribution de l’horloge, assurant le synchronisme des opérations du circuit, en est l’élément le plus symptomatique. La génération distribuée de l’horloge apparaît comme une alternative aux solutions classiques. Elle repose sur la mise en place d’un réseau de N oscillateurs géographiquement distribués sur l’ensemble de la puce. Chaque oscillateur génère localement une horloge pour la zone de la puce dans laquelle il se trouve. La phase d’une horloge est accordée sur celle de ces proches voisines. Ainsi, l’horloge n’a plus à parcourir de long chemin. Toutefois, les performances du circuit d’horloge sont liées, non pas à un, mais à N oscillateurs évoluant dans un environnement hostile (variations de l’alimentation, de la température, etc. ). Aussi, les travaux de cette thèse portent sur la conception d’un oscillateur contrôlé numériquement. Plus précisément, notre problématique est : « Comment concevoir un DCO (Digitally Controlled Oscillator) robuste soumis à l’environnement hostile d’un SoC en technologie CMOS submicronique ? ». Pour répondre à cette question, nous proposons, dans un premier temps, la modélisation d’une topologie d’oscillateur contrôlé numériquement ; le but étant de déterminer sa pertinence quant à notre application d’horlogerie. Comme cette dernière est émergente, il n’y a à l’heure actuelle aucune théorie la caractérisant. A travers notre analyse, nous mettons en évidence ses faiblesses et la nécessité de lui adjoindre des circuits de protection. De ce fait, les performances du circuit d’horloge ne sont plus seulement dépendantes de l’oscillateur, mais aussi des dispositifs mis en place pour le protéger des agressions des circuits environnants. Ce constat a motivé le développement d’une alternative qui ne serait pas soumise aux mêmes contraintes. Nous proposons finalement un oscillateur contrôlé numériquement robuste à la fois contre les variations de l’alimentation et de la température. Cet oscillateur est conçu à partir de blocs analogiques connus et bien décrits par la littérature. Pour limiter l’influence de la tension d’alimentation et de la température à laquelle évolue l’oscillateur, nous tirons profit des effets de canal court propres aux technologies submicroniques

  • Titre traduit

    Design of robust digitally-controlled oscillator for system-on-chip clock


  • Résumé

    The regular downscaling of MOS transistors dimensions allows integrating a largest number of functions on integrated circuits with an increase of their speed at each tech- nology node. Unfortunately, it has induced more difficulties for designers, notably due to the increase of the power consumption and to the propagation time of signals through the chip. The clock distribution, which insures the synchronism of circuit operations, is the most symptomatic component. The distributed generation of clock comes out as an alternative to traditional solu-tions. It relies on the set of N oscillators geographically distributed on the chip. Each oscillator locally generates the clock for its own zone. Clock phase of a generator is adjusted with respect to its close neighbourhoods. In this way, clock signal doesn’t have to cover a large distance. However, performances of the horology system are linked, not to one, but to N oscillators operating in a hostile environment (power supply and temperature variations, etc. ). Thus, this thesis aims of the design of a robust digitally controlled oscillator. More precisely, our issue is : « How To Design a robust DCO (Digitally Controlled Oscillator) subject to the hostile environment of a SoC (System-On-Chip) in a sub-micrometer CMOS technology ? » To answer this question, we propose, in a first time, the characterization of a topology of DCO; the goal is to determine its relevance with respect to our application. Since this topology is emergent, for the moment, no theory is provided by the literature. With our analysis, we highlight its weakness and the need to join protection devices. For this reason, the clock circuit performances are not only dependent on the oscillator, but also on the safety system added. This conclusion motivates the development of an alternative which doesn’t imply the same constraints. Finally, we propose a robust digitally controlled oscillator able to stand power supply and temperature variations. This one is designed from well-known analog blocks described by the literature. To limit the impacts of supply voltage and temperature variations on the oscillator, we take advantage on short channel effects exhibited by current MOSFETs.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (115 p.)
  • Annexes : Bibliogr. en fin de chapitres. 120 réf. bibliogr.

Où se trouve cette thèse ?

  • Bibliothèque :
  • Consultable sur place dans l'établissement demandeur
  • Cote : T Paris 6 2012 474
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.