Conception, simulation et implantation sur SOPC d'un analyseur d'impédance rapide dédié aux capteurs et transducteurs piézoélectriques

par Abdulrahman Hamed

Thèse de doctorat en Systèmes électroniques

Sous la direction de Etienne Tisserand et de Patrick Schweitzer.

Soutenue le 24-05-2012

à l'Université de Lorraine , dans le cadre de IAEM - Ecole Doctorale Informatique, Automatique, Électronique - Électrotechnique, Mathématiques , en partenariat avec LIEN - Laboratoire d'Instrumentation Electronique de Nancy - EA 3440 (laboratoire) .

Le jury était composé de Dominique Placko, Serge Weber.

Les rapporteurs étaient Catherine Algani, Guy Feuillard.


  • Résumé

    Les systèmes piézoélectriques sont utilisés dans un grand nombre d'applications (mesures physiques, contrôle non destructif). Beaucoup d'entre elles nécessitent la mesure rapide de l'impédance électrique du capteur, particulièrement dans le cadre des microsystèmes. C'est pourquoi ce travail est consacré à la conception et au développement d'un analyseur d'impédance sur puce. L'analyseur est programmable en fréquence et en impédance et est implanté sur un système embarqué de type FPGA (field programmable gate array). Nous proposons trois méthodes à l'analyse leur impédance : une mesure ratiométrique, une modélisation paramétrique adaptative du capteur et une méthode originale utilisant l'asservissement de la tension d'excitation par un réseau résistif programmable. L'implantation des algorithmes sur la cible FPGA est réalisée selon une approche de type HIL (Hardware In the Loop)

  • Titre traduit

    Design, simulation and implantation on SOPC of a fast impedance analyzer dedicated to the sensors and transducers piezoelectric


  • Résumé

    The piezoelectric systems are used in many applications (physical measurements, non-destructive testing). Many of them require fast measurement of the sensor electrical impedance, particularly in the micro systems domain. Therefore this work is dedicated to the design and the development of an impedance analyzer on chip, programmable in frequency and impedance, and implantable in an embedded system of FPGA (field programmable gate array) type. We propose three methods for impedance analysis: a ratiometric measurement, an adaptive parametric modeling of the sensor, and an original method using the feedback control of the excitation voltage by a programmable resistive network. The implementation of algorithms on FPGA target is performed using HIL (Hardware In the Loop) approach


Il est disponible au sein de la bibliothèque de l'établissement de soutenance.

Consulter en bibliothèque

La version de soutenance existe

Où se trouve cette thèse ?

  • Bibliothèque : Université de Lorraine. Direction de la documentation et de l'édition. BU Ingénieurs.
  • Bibliothèque : Université de Lorraine. Direction de la documentation et de l'édition. Bibliothèques Metz et Moselle.
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.