Contribution à la conception et à l'évaluation de circuits BIST pour application RF intégrées

par Bilal El Kassir

Thèse de doctorat en Electronique des Hautes Fréquences, Photonique et Systèmes

Sous la direction de Bernard Jarry et de Michel Campovecchio.

Le président du jury était Philippe Descamps.

Les rapporteurs étaient Jerzy Dabrowski, Salvador Mir.


  • Résumé

    Dans cette thèse, des solutions de DFT (Design For Test) et de BIST (Built In Self Test) pour différentes applications RF ont été étudiées. L'analyse et la comparaison de ces différentes solutions à l'ordre de performances des tests, de la complexité des circuits utilisés et le facteur d'intégration ont guidé la direction de l'étude et de la conception de cette contribution. Des circuits BIST utilisant des détecteurs MOS et Bipolaires ont été conçus pour les applications suivantes : mesure de l'EVM en utilisant un DSP (approche de conception); mesure des paramètres de LNA sur la puce (gain IP3, IMx, etc. . . ); un étalonnage des oscillateurs intégrés (VCO à PLL). Pour la mesure de l'EVM, l'utilisation de la technique BIST proposée, a démontré une réduction de la durée du test (par un facteur 1000) ainsi qu'une mise en oeuvre facile. Les limites observées de cette technique sont liées aux défis de mesure EVM BIST en raison de l'existence d'une zone aveugle pour la détection efficace. En ce qui concerne l'application de LNA, les solutions proposées ont démontré un temps de test relativement faible (estimé de - 20 %), un faible coût et une facilité de mise en oeuvre de la procédure de test. La conception de la solution BIST pour la caractérisation de circuit LNA a été développée sur la base d'une implémentation sur puce. Les principales limitations concernent la nécessité d'une surface supplémentaire de silicium, ce qui augmente la consommation et les couplages parasites. L'application de solutions BIST pour commander les oscillateurs intégrés a des avantages liés à la stabilisation de la performance de bruit indépendamment de la variation de processus, de puissance et de température. Toutefois, ces solutions de contrôle induisent une augmentation de la consommation globale du circuit et une dégradation jusqu'à 4 dBc/Hz de bruit de phase donc une dégradation de la qualité du spectre de signal critique (VCO, PLL).

  • Titre traduit

    Contribution to the design and evaluation of BIST circuits for integrated RF applications


  • Résumé

    In this thesis, a review of DFT (Design For Test) and BIST (Built In Self Test) solutions for different RF applications was studied. The analysis and comparison of these different solutions in terms of their RF performances and testing time has been conducted. The complexity reduction of the used circuits together with the integration factor has been considered as strong enablers for the proposed contribution. BIST circuits using MOS and Bipolar detectors were designed for the following applications : measurement of the EVM through an implementation of DSP type (design approach); On-Chip measurement of the LNA parameters (gain, IP3, IMx, etc. . . ); a calibration of integrated oscillators (VCOs in PLLs). For the EVM measurement, the use of proposed BIST techniques demonstrated a reduction of test time (by a factor 1000) accompanied with an easy implementation. Main limitations observed with this technique are related to challenges relative to EVM BIST measurement due to the existence of a blind zone which hampers effective detection. In the context of WLAN applications, proposed LNA BIST solutions have demonstrated a relatively reduced test time (estimated 20 % improvement), low cost and ease of implementation of the test procedure. The design of the BIST solution for the characterization of LNA circuit has been developed based on an implementation of sensoring system with relatively low on-chip area occupation and current consumption. Perceveid limitations concern the need for additional integration of silicon area, increasing consumption and interferences/couplings. The application of BIST solutions for controlling integrated oscillators has interesting advantages related to the stabilization of noise performance regardless of processes, power and temperature variations. However, these control solutions induce an increase in overall consumption of the circuit which can reach a value of 4 dBc/Hz (add frequency) in Phase noise degradation leading to reduction in the spectral quality of signals in critical blocks such as VCOs/PLLs. Perspectives are drawn to mitigate the identified limiting factors.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (178 p.)
  • Annexes : Bibliographie : 143 réf.

Où se trouve cette thèse\u00a0?

  • Bibliothèque : Université de Limoges (Section Sciences et Techniques). Service Commun de la documentation.
  • Disponible pour le PEB
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.