Etude de l'intégration de transistors à canal en graphène épitaxié par une technologie compatible CMOS

par Milène Clavel

Thèse de doctorat en Sciences et technologie industrielles

Sous la direction de Mireille Mouis et de Thierry Ouisse.

Soutenue le 15-12-2011

à Grenoble , dans le cadre de École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble) , en partenariat avec Institut de la Microélectronique, Electromagnétisme et Photonique (équipe de recherche) .

Le président du jury était Philippe Godignon.

Le jury était composé de Mireille Mouis, Daniel Bensahel, Thierry Poiroux, Cristina Carloganu, Regis De gaudemaris, Pierre Derioz.

Les rapporteurs étaient Philippe Dollfus, Henri Happy, Françoise Massines.


  • Résumé

    Le graphène est un plan unique d'atomes de carbone formant une structure en nid d'abeilles. Dans le cas idéal, le graphène possède des propriétés physiques étonnantes résultant de sa structure électronique en « cône de Dirac ». En particulier, la mobilité électronique dans le graphène est exceptionnelle ce qui ouvre des perspectives pour les transistors futurs. Dans cette thèse notre objectif est de tester les propriétés et les performances de transistors réalisés sur graphène à l'aide d'une technologie compatible CMOS. Depuis 2004, il est connu qu'on peut obtenir ce matériau bidimensionnel à partir de la graphitisation du carbure de silicium (SiC). C'est cette technique qui a été utilisée ici. Parmi les résultats obtenus, nous présenterons en particulier une méthode innovante pour déterminer le nombre de couches de graphène. Nous détaillerons la technologie d'intégration mise au point, avec la réalisation de transistors à canal court et étroit. Nous montrerons les caractéristiques obtenues. La mobilité électronique mesurée est à l’état de l’art international. Nous analyserons également le rôle du diélectrique de grille sur la qualité des performances.

  • Titre traduit

    Technological integration of graphene transistors


  • Résumé

    Graphene consists of a single atoms plane reorganized in honeycomb lattice. Ideal graphene has astonishing properties coming from his electronic structure in Dirac cone. One of these properties is an exceptional mobility indispensable for future transistors. In this work, our objective is to evaluate properties and performance of transistors based on graphene. These transistors are fabricated by using a CMOS-like integration. Since 2004, graphene can be obtained via sublimation of silicon carbide substrate. We used this technique to study graphene. We will present a particular method to enumerate the number of layer obtained in surface and the integration choosen to obtain short and thin transistors. We will show electrical characteristic obtained. The charge carrier mobility measured is similar to the state of the art. An analysis of the gate dielectric is also presented.


Il est disponible au sein de la bibliothèque de l'établissement de soutenance.

Consulter en bibliothèque

La version de soutenance existe

Où se trouve cette thèse ?

  • Bibliothèque : Service Interétablissement de Documentation. Documentation électronique.
  • Bibliothèque : Université Savoie Mont Blanc (Chambéry-Annecy). Service commun de la documentation et des bibliothèques universitaires. Bibliothèque électronique.
  • Bibliothèque : Service interétablissements de Documentation. STM. Documentation électronique.
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.