Préparation de surface avant épitaxie et réalisation de dépôts de Si et Si1-xGex pour applications dans les technologies CMOS avancées

par Thomas Kormann

Thèse de doctorat en Milieux denses, matériaux et composants

Sous la direction de Bernadette Domengès et de Bernard Mercey.

Soutenue en 2011

à Caen .


  • Résumé

    Pour répondre aux exigences des futures technologies CMOS, de nombreuses approches architecturales font appel à des étapes d’épitaxie. Ainsi l’objectif de cette thèse était l’introduction d’un bâti d’épitaxie RP-CVD dans une ligne de production pilote 300 mm. Tout d’abord, nous avons étudié la croissance par épitaxie du silicium et du SiGe ([Ge] < 30%) dans le domaine des basses températures (< 850°C) avec les gaz précurseurs DCS et germane. Afin d’assurer des dépôts sélectifs par rapport aux diélectriques, l’influence du HCl dans la phase gazeuse a été étudiée. Le dopage au bore du SiGe a été réalisé à l’aide de diborane. Ensuite, nous nous sommes intéressés à la préparation de surface avant l’épitaxie composée d’un nettoyage humide ex-situ et d’un recuit in-situ sous H2. Le nettoyage humide dit « HF-last » a été optimisé pour deux machines de nettoyage humide, une par bain et l’autre plaque à plaque. Le recuit sous H2 peut endommager les structures présentes avant l’épitaxie, comme le montre l’exemple de l’agglomération des films minces de silicium. Les études réalisées ont permis, tout en conservant une grande qualité cristallographique des dépôts, d’abaisser le bilan thermique à des températures compatibles avec les dispositifs fabriqués. Enfin, nous avons appliqué ces savoir-faire à la fabrication de dispositifs CMOS innovants. On citera entre autre l’épitaxie de silicium pour surélever les Source/Drain, le dépôt de SiGe pour la construction du canal des transistors du nœud 28 nm, le remplissage en SiGeB des Source/Drain pour améliorer la performance des dispositifs ou encore la gravure du SiGe par le HCl pour réaliser des architectures novatrices.

  • Titre traduit

    Surface preparation before epitaxy and Si and Si1-xGex deposition for advanced CMOS technologies


  • Résumé

    Numerous new architectures use epitaxy steps to answer future CMOS technologies requirements. Thus, the objective of this thesis was to introduce an RP-CVD epitaxial tool in a 300 mm production pilot fab. First of all, we studied Si and SiGe ([Ge] < 30%) epitaxial growth in the low temperature domain (< 850°C) with DCS and germane gaseous precursors. The influence of gaseous HCl adjunction in the reactor on the selectivity towards dielectrics was studied. Diborane was used to achieve boron doping of the SiGe. Then, our study focused on the pre-epitaxial surface preparation, which consists in an ex-situ wet clean and an in-situ H2 bake. The so-called HF-last wet clean was optimized for both a wet bench and a single wafer tool. The observation of the agglomeration of the thin silicon layers has shown that H2 bake can damage patterns. The accomplished work has allowed us to lower the thermal budget while maintaining a great crystalline quality of the deposited layers. Finally, we used this know-how to construct innovating CMOS devices. Be mentioned among other epitaxially grown silicon elevated Source/Drain, SiGe channel devices planned for the 28 nm node, Source/Drain filled with SiGeB as a performance booster or in-situ HCl etching of SiGe layers in new integrations.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. ( 231 p.)
  • Annexes : Bibliogr.p.211-229

Où se trouve cette thèse ?

  • Bibliothèque : Université de Caen Normandie. Bibliothèque universitaire Sciences - STAPS.
  • Non disponible pour le PEB
  • Cote : TCAS-2011-11
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.