Modélisation tridimensionnelle multibandes du transport quantique dans les transistors à nanofil

par Nicolas Pons

Thèse de doctorat en Micro et nanoélectronique

Sous la direction de Michel Lannoo et de Nicolas Cavassilas.

Le jury était composé de Michel Lannoo, Nicolas Cavassilas, Arnaud Bournel, Mireille Mouis, Marco Pala.

Les rapporteurs étaient Arnaud Bournel, Mireille Mouis.


  • Résumé

    L’amélioration des performances du transistor MOS passe par la réduction de ses dimensions. Dans quelques années, la longueur de grille des dispositifs va descendre en dessous de 10 nm. A cette échelle, les effets quantiques deviennent prépondérants et dégradent considérablement les performances électriques des transistors à simple grille. Le transistor à nanofil avec grille enrobante est une architecture alternative intéressante pour augmenter le contrôle électrostatique du canal de conduction. Malgré les améliorations apportées par cette architecture, le courant à l’état bloqué reste perturbé par l’effet tunnel dans la direction source-drain. Afin de réduire ce courant sans réduire celui à l’état passant, nous avons étudié l’impact d’un rétrécissement local de la section transverse du canal coté drain (architecture notch-MOSFET). Pour cela, nous avons développé un simulateur 3D basé sur le formalisme des fonctions de Green hors équilibre couplé de façon auto-cohérente avec l’équation de Poisson. Ces calculs sont effectués dans l’approximation de la masse effective. Nous avons ensuite étudié le transport des trous dans les transistors à nanofil de type p, ainsi que l’influence d’une impureté ionisée dans le canal de ces dispositifs. La complexité de la bande de valence a nécessité la mise en œuvre d’un modèle k∙p à 6 bandes inclus dans le simulateur 3D évoqué précédemment.


  • Résumé

    Performances improvement of MOS transistors involves reduction of its dimensions. In a few years, the gate length of devices will reach sub-10 nm regime. At this scale, quantum effects become preponderant and considerably degrade electric performances of simple-gate transistors. The Gate-all-around nanowire transistor is an interesting alternative architecture to improve electrostatic control of the conduction channel. Despite the improvements made thanks to this architecture, the OFF-current remains disturbed by tunneling effect in source-drain direction. In order to decrease this current without decreasing the ON-current, we have studied the impact of local narrowing of transverse cross-section in drain side of the channel (notch-MOSFET architecture). To this purpose, we have developed a 3D simulator based on Non-equilibrium Green function formalism coupled self-consistently with Poisson equation. These simulations are performed in the effective mass approximation. Then we have studied holes transport in p-type nanowire transistors and the influence of an ionized impurity in the channel of these devices. The valence band complexity required six-band k∙p model development include into previously mentioned 3D simulator.


Il est disponible au sein de la bibliothèque de l'établissement de soutenance.

Consulter en bibliothèque

La version de soutenance existe

Où se trouve cette thèse ?

  • Bibliothèque : Université de Provence. Service commun de la documentation. Bibliothèque électronique.
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.