Conception et intégration "above IC" d'inductances à fort coefficient de surtension pour applications de puissance RF

par Ayad Ghannam

Thèse de doctorat en Micro-ondes, électromagnetisme et optoélectronique

Sous la direction de Thierry Parra et de Christophe Viallon.

Soutenue en 2010

à Toulouse 3 .


  • Résumé

    De tous les circuits qui constituent un système radiofréquence complet, la partie radiofréquence apparaît comme un maillon délicat du système. Parmi les nombreuses fonctions radiofréquences, l'amplificateur de puissance (PA) représente un bloc particulièrement critique de la chaîne d'émission, du fait de sa consommation élevée et des forts niveaux des signaux qu'il doit gérer. Il résulte de ces contraintes que les techniques d'intégration utilisées sont généralement complexes et onéreuses, particulièrement pour la réalisation des éléments inductifs des réseaux de pré-adaptation des transistors de puissance, à partir de fils micro-soudés. Les travaux décrits dans ce manuscrit visent ainsi le développement d'une technologie permettant l'intégration faible coût d'inductances planaires de puissance en mesure de remplacer les fils micro-soudés. Ces travaux ont été réalisés en collaboration avec la société Freescale. Les démonstrateurs présentés mettent donc en œuvre la filière LDMOS sur substrat silicium faiblement résistif. Le mémoire est articulé autour de quatre chapitres. Le premier présente un état de l'art de l'intégration des amplificateurs de puissance RF à partir duquel nous définissons la problématique de cette intégration. Dans le deuxième chapitre, nous traitons des différents mécanismes de pertes présents dans les inductances planaires sur silicium ainsi que de leurs origines. Puis, nous posons les bases de leur modélisation électrique et des simulations électromagnétiques 3D qui seront conduites pour leur optimisation. Le troisième chapitre est ensuite consacré à la description et à l'optimisation de la technologie mise en place au sein du LAAS. Elle met en œuvre, sur un plan métallique qui écrante le silicium sur lequel sont intégrés les transistors, une couche de 65 µm de résine époxy SU8 sur laquelle est implémenté un niveau métallique en cuivre de 35 µm d'épaisseur. Des trous métallisés sont aussi réalisés à travers le niveau SU8 pour les contacts électriques entre les transistors et le niveau Cu supérieur. Enfin, le quatrième et dernier chapitre traite des caractérisations expérimentales des inductances de test réalisées ainsi que des démonstrateurs intégrant ces inductances directement sur la puce de puissance LDMOS. Dans ce dernier cas, des mesures en forts signaux sont aussi présentées. L'intégration "Above-IC" d'un réseau d'inductances parallèles présentant une valeur finale de 0. 2nH pour un facteur de qualité de 40 à 2 GHz et de 58 à 5 Ghz, tout en supportant une densité de courant de 1A/mm², permet d'aboutir à une valeur du rendement de 60% pour un amplificateur RF LDMOS de puissance 50W.

  • Titre traduit

    Design and integration of high-q "above IC" inductors for RF power applications


  • Résumé

    Of all the circuits of a complete radio frequency system, the RF transmission section is still a delicate part of the system. In fact, it is widely known that the RF power amplifier (PA) is one of the most critical building blocks of the transmission chain, because of its high power consumption and high signal levels that it must handle. As a result, integration techniques are generally complex and expensive, particularly for the realization of inductive elements of the power amplifier's impedance pre-matching circuits using bond wires. The aim of the work described in this manuscript is the development of a low cost microelectronic technology for planar power inductor integration which could lead to bond wires replacement. This work was carried out in collaboration with Freescale semiconductor Inc. All demonstrators involve LDMOS dies implemented on weakly resistive silicon substrates. The manuscript is articulated around four chapters. The first one defines integration issues from the presentation of a state of the art of RF power amplifier technologies. In the second chapter, we discuss loss mechanisms present in planar inductors integrated above silicon substrates and their location. Then, we present the equivalent electrical schematic of these inductors as well as 3D electromagnetic simulations conducted for their optimization. The third chapter is then devoted to the description and optimization of the technological process developed in the LAAS/CNRS. The process consists of depositing, above a ground shielded silicon substrate, a 65 µm thick SU8 layer acting as a dielectric for the 35 µm thick copper based inductor. Via holes through the SU8 layer are used to form an electrical connection between the inductor and transistors. The fourth and final chapter deals with experimental characterizations performed on integrated test inductors, as well as on power LDMOS demonstrators realized from the direct inductor above-IC integration on active chips. The integration of parallel inductors with a 0. 2 nH final value, having a quality factor of 40 at 2 GHz or 58 at 5 GHz and supporting a current density of 1 A/mm², leads to the realization of a 50W LDMOS RF power amplifier exhibiting a 60% efficiency.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (136 p.)
  • Annexes : Bibliogr. p. 38-39, 65-66, 101, 129, 136

Où se trouve cette thèse ?

  • Bibliothèque : Université Paul Sabatier. Bibliothèque universitaire de sciences.
  • Disponible pour le PEB
  • Cote : 2010 TOU3 0316
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.