Hiérarchie mémoire reconfigurable faible consommation pour systèmes enfouis

par Erwan Grâce

Thèse de doctorat en Traitement du signal et télécommunications

Sous la direction de Olivier Sentieys.

Soutenue en 2010

à Rennes 1 .


  • Résumé

    Ces dernières années, le développement conséquent des applications embarquées multimédia a engendré des contraintes de conception sans précédent dans le domaine de l’électronique numérique. Pour y répondre, l’émergence du concept de la reconfiguration matérielle a offert de nouvelles opportunités en matière de compromis performances / flexibilité. Toutefois, jusqu’à présent, sa mise en œuvre s’est essentiellement portée sur les ressources de calcul des circuits de traitement numérique de l’information, négligeant notamment la problématique du stockage des données. Or, au fur et à mesure des évolutions technologiques, les performances et la consommation de la mémoire dégradent substantiellement celles du système global. Dans ce contexte, ces travaux de thèse ont proposé et validé une architecture reconfigurable dynamiquement, nommée MOREA (acronyme de Memory-Oriented Reconfigurable Embedded Architecture). Celle-ci intègre notamment une hiérarchie mémoire dont la reconfigurabilité permet de minimiser les accès mémoire et donc leur coût temporel et énergétique. En outre, une unité de génération d’adresses, programmable et efficace énergétiquement, accentue le gain en performances apporté par notre solution.

  • Titre traduit

    ˜A œlow power reconfigurable memory hierarchy for embedded systems


  • Résumé

    The last few years, the fast growth of the embedded multimedia application has brought unprecedented constraints in the digital circuit design area. In order to respect them, the emergence of the hardware reconfiguration paradigm has enabled promising trade-offs between performances and flexibility. Nevertheless, up to now, its implementation has mainly concerned the operating ressources of the digital signal processing circuits, regardless especially of the data storing issue. However, through the last technological evolutions, the performances and the power consumption of the memory affect significantly those of the global system. In this context, our thesis work proposed and validated a dynamically reconfigurable architecture, called MOREA (acronym of Memory-Oriented Reconfigurable Embedded Architecture). It includes especially a memory hierarchy whose reconfigurability allows to reduce the memory accesses and so, their temporal and energy costs. In addition, a programmable and energy efficient address generation unit maximizes the gain in performances through our solution.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (108 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p. 94-97. Glossaire

Où se trouve cette thèse ?

  • Bibliothèque : Université de Rennes I. Service commun de la documentation. Section sciences et philosophie.
  • Disponible pour le PEB
  • Cote : TA RENNES 2010/81
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.