Architecture reconfigurable pour un équipement radio multistandard

par Laurent Alaus

Thèse de doctorat en Traitement du signal et télécommunications

Sous la direction de Jacques Palicot.

Soutenue en 2010

à Rennes 1 .


  • Résumé

    Dans un contexte de multiplication des normes de télécommunications aux spécifications différentes, nos travaux de recherche définissent une architecture reconfigurable pour des terminaux radio multistandard. Les techniques actuelles de reconfiguration, ne permettant pas d’accéder à la combinaison « reconfiguration temps réel/généricité du terminal », nous proposons ainsi une nouvelle méthode de paramétrisation intitulée « la technique des opérateurs communs » afin d'accéder à ce double objectif. Cette technique est une méthodologie de conception qui vise à développer un ensemble limité d’« Opérateurs Communs » (OC), génériques, « reconfigurables » par simple téléchargement de paramètres, indépendants de la cible technologique d’implémentation et qui constituent les éléments de base de notre terminal multistandard. Afin d’exécuter l’ensemble du terminal multistandard, trois familles d’OC sont proposées (LFSR, FFT/VITERBI, CORDIC). Une méthodologie de gestion des OC est également proposée et une étude de différents cas d’implémentation est menée, permettant d’atteindre des gains en complexité jusqu’à 40% de la complexité matérielle sur une cible FPGA dans le cas d’un terminal tri-standard (IEEE 802. 11, IEEE802. 16 et 3GPP LTE) par rapport à l’ équivalent Velcro.

  • Titre traduit

    ˜A œnew reconfigurable design for a multistandard radio


  • Résumé

    In the present day, the profusion of wireless communication standards leads to complex terminals able to manage a wide range of standards, which calls for multistandard terminals. In order to meet the requirement of such terminals, we propose a new Parameterization strategy to design a Reconfigurable Terminal. With this method, - The Common Operator Technique - Parameterization focuses on smaller building blocks that can be reused across many of the functions required by each standard. The Method leads up to higher scalability and reconfigurability at the expense of an extra scheduling to handle with. As a consequence, we propose a new architecture in Common Operator Bank (COB), which limits the scheduling issue though optimizing the hardware complexity. Three families of Common Operators are introduced, (LFSR, Treillis/Butterfflies, CORDIC). The first realizations obtained in COB are based on LFSR and CORDIC operators. Centered on a tri-standard terminal (3GPP LTE, IEEE802. 11g and 802. 16e), the implementation on a FPGA, Altera/Cyclone II results in a Logic Cells complexity decrease of 40%.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (256 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p. 247-252

Où se trouve cette thèse ?

  • Bibliothèque : Université de Rennes I. Service commun de la documentation. Section sciences et philosophie.
  • Disponible pour le PEB
  • Cote : TA RENNES 2010/30
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.