Conception sur silicium de convertisseurs analogique-numérique haut débit pour le radiotélescope SKA

par Bruno Da Silva

Thèse de doctorat en Electronique, microélectronique optique et lasers. Electronique microondes

Sous la direction de Nicole Cornilleau-Wehrlin.

Soutenue le 23-09-2010

à Orléans , dans le cadre de Ecole doctorale Sciences et technologies (Orléans) , en partenariat avec Observatoire radioastronomique (Nançay, Cher) (équipe de recherche) .

Le président du jury était Rachid Harba.

Le jury était composé de Nicole Cornilleau-Wehrlin, Rachid Harba, Bruno Barelaud, Jacques Lecoq, Stéphane Bosse, Philippe Cais.

Les rapporteurs étaient Bruno Barelaud, Jacques Lecoq.


  • Résumé

    Pour les applications radioastronomiques, l'interface entre les mondes analogique et numérique est primordiale. Les convertisseurs analogique-numérique (CAN) doivent atteindre une forte résolution et un taux d'échantillonnage de plus en plus élevé pour numériser la plus grande bande passante possible. Pour le futur radiotélescope géant international SKA (Square Kilometer Array), la bande passante requise s'étend de 100 à 1500 MHz. L'objectif de ce mémoire est de concevoir et réaliser un CAN avec la technologie Qubic4X 0,25 µm en SiGeC, capable de dépasser le giga échantillon par seconde (GS/s) pour numériser toute la bande passante, pour des réseaux phasés denses. Deux études de CAN font l'objet de cette thèse. Dans le cadre de ce projet, nous avons analysé les différents blocs afin de minimiser les erreurs statiques et dynamiques pour une architecture parallèle 6 bits. Un premier CAN 6~bits en BiCMOS fonctionnant à une cadence de 1 GS/s a été étudié, réalisé et testé. Les simulations « post-layout » montrent un nombre de bits effectif de 4,6 bits pour une fréquence d'entrée de 400 MHz. La conception du masque permet de tester la puce. Ainsi, la sortie permet de valider le design. Les tests démontrent que le CAN opère à une fréquence maximale de 850 MS/s avec une bande passante de 400~MHz. Cependant, des erreurs persistent empêchant l'utilisation du circuit en raioastronomie. Le CAN consomme 2 Watts. Cette forte consommation est due aux interfaces d'entrées-sorties. Le second CAN bipolaire 6 bits fonctionne à une cadence de 3 GS/s. Ce convertisseur à architecture parallèle est entièrement conçu avec des topologies différentielles bipolaires. La partie numérique utilise une logique à émetteur couplé (ECL). Nous obtenons ainsi pour le second CAN une cadence de conversion élevée. Les simulations « post-layout » montrent que le CAN peut fonctionner à une fréquence de 3 GS/s, nous obtenons ainsi une bande passante de 1400 MHz. Les résultats dynamiques indiquent un nombre effectif de 5 bits pour une consommation de 3 Watts.

  • Titre traduit

    Design on silicon high speed analog-to-digital converters for the radio telescope SKA


  • Résumé

    For applications in radio astronomy, the interface between the analog and digital domains is of primary concern. Analog-to-Digital Converters (ADC) must be capable of high resolution and extremely high sampling speeds in order to achieve the largest possible band width. For the future giant international radio telescope called the Square Kilometer Array (SKA), the bandwidth required is between 100 and 1500~MHz. The subject of the present thesis is to design and manufacture an ADC using the Qubic4X 0.25 µm technology in SiGeC capable of surpassing giga-samples per second (GS/s) in order to digitise the entire passband for dense phased-arrays. Two ADC designs are presented here. For this project, we analysed different design blocks with the goal of reducing static and dynamic errors in a 6-bit parallel architecture. The first 6-bit ADC which was designed, manufactured, and tested, was in BiCMOS and operated at 1 GS/s. The post-layout simulations showed the effective number of bits to be 4.6 bits with a 400 MHz input frequency. The mask design allowed for testing the chip. In this way, the output validates the design. Tests show that the ADC operates up to a maximum frequency of 850 MS/s with a passband of 400 MHz. However, there are some errors which make the current circuit unusable for astronomy purposes. The ADC runs on 2 Watts. The high power consumption is due to the input and output stages. The second 6-bit bipolar ADC operates at 3 GS/s. It is designed with a parallel architecture entirely using a bipolar differential topology. The digital part uses Emitter Coupled Logic (ECL). With this second chip, we obtain high speed conversion. Post-layout simulations show that the ADC can operate up to 3 GS/s, and we thus obtain a passband of 1400 MHz. Dynamic measurements indicate an effective number of bits of 5 bits with a power consumption of 3 Watts.


Il est disponible au sein de la bibliothèque de l'établissement de soutenance.

Consulter en bibliothèque

La version de soutenance existe

Où se trouve cette thèse ?

  • Bibliothèque : Université d'Orléans (Bibliothèque électronique). Service commun de la documentation.Division des affaires générales.
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.