Regulation of power amplifiers under VSWR conditions in CMOS 65nm for 60GHz WLAN applications

par Jean Gorisse

Thèse de doctorat en Microondes et microtechnologies

Sous la direction de Andreas Kaiser, Andreia Cathelin et de Eric Kerhervé.

Soutenue le 15-11-2010

à Lille 1 , en partenariat avec SGS-Thomson Microelectronics (entreprise) .

  • Titre traduit

    Régulation d’amplificateurs de puissance sous condition d’ondes stationnaires en CMOS 65nm pour des applications WLAN à 60GHz


  • Résumé

    Avec l’apparition d’applications grand-public, comme le Wireless-HD, les fréquences millimétriques nécessitent l’utilisation de technologies CMOS faible coût. Cependant, avant d’être commercialisés, les transmetteurs mmW doivent être suffisamment résistants notamment à la désadaptation d’impédance entre l’amplificateur de puissance (AP) et l’antenne qui peut résulter d’un obstacle dans le champ proche de l’antenne. Une telle désadaptation d’impédance se traduit par l’apparition d’ondes stationnaires qui peuvent engendrer des dommages irrémédiables sur l’AP. Cette thèse propose une architecture innovante de régulation qui vise à protéger l’AP de telles dégradations tout en optimisant ses performances. La désadaptation d’impédance peut être évaluée en intégrant plusieurs détecteurs de puissance entre l’AP et l’antenne. Une boucle de régulation numérique peut ensuite établir une stratégie d’optimisation des performances de l’AP. Cette thèse s’intéresse particulièrement aux circuits de détection de puissance qui captent la désadaptation d’impédance de l’antenne. Réalisé en technologie CMOS 65nm de STMicroelectronics, le détecteur de puissance présente 25dB de dynamique à 60GHz et est capable de détecter jusqu’à 3 :1 de TOS. Ces détecteurs de puissance ont ensuite été intégrés dans un second circuit avec un AP et des convertisseurs (CAN & CNA). Une boucle de régulation agissant sur le gain de l’AP permet ainsi de garder une puissance de sortie constante quelle que soit l’impédance d’antenne tandis qu’une seconde boucle protège l’AP de la destruction. Cette thèse couvre également deux projets développés en parallèle de l’architecture de régulation de TOS. D’abord est proposée une nouvelle architecture de convertisseur analogique numérique logarithmique, basée sur l’architecture d’amplificateur logarithmique à compression progressive. Ensuite, une co-simulation sous ADS d’un AP RF/mmW avec sa boucle de régulation numérique permet de simuler l’AP à TOS régulé.


  • Résumé

    With the emergence of mass-market applications, such as Wireless-HD, low-cost CMOS technologies are requested to democratize the use of mmW frequencies. However, before being commercialized, mmW transmitters have to ensure sufficient reliability. One major reliability issue lies in the impedance mismatch between the power amplifier (PA) and the antenna, which can result from wave propagation obstacles in the close vicinity of the antenna. Such impedance mismatch generates standing waves, which can cause irreversible damage on the power amplifier. This thesis aims to propose an innovating regulation architecture that could protect the power amplifier from such deterioration and optimize its performance. By integrating several power detectors between the PA and the antenna, the impedance mismatch can be evaluated. Using this information, a digital regulation loop could then elaborate a complete strategy in order to optimize the PA performance. This thesis notably investigates the power detection circuits, which should sense the antenna impedance mismatch. A circuit realization in 65nm CMOS process from STMicroelectronics shows that the power detector provides 25dB dynamic range at 60GHz and is able to detect up to 3:1 VSWR. A second circuit realization integrates a power amplifier, the power detection circuits and data converters (ADC & DAC). The regulation loop acts on the power amplifier gain to keep a constant PA output power whatever the antenna impedance is. A second loop is also integrated, which protects the PA from destruction. This thesis also covers two alternative projects developed simultaneously to the VSWR-regulated PA architecture. First, a novel architecture of Logarithmic-Analog-to-Digital-Converter is proposed, which is based on the progressive compression architecture of logarithmic amplifier. Then the simulation aspect of the VSWR-regulated PA is investigated through an ADS co-simulation of an RF/mmW PA with its mixed-signal regulation loop.


Il est disponible au sein de la bibliothèque de l'établissement de soutenance.

Consulter en bibliothèque

La version de soutenance existe

Informations

  • Détails : 1 vol.(248 p.)
  • Annexes : Bibliogr. à la fin des chapitres. 190 réf. Liste des publications

Où se trouve cette thèse ?

  • Bibliothèque : Université des sciences et technologies de Lille (Villeneuve d'Ascq, Nord). Service commun de la documentation.
  • Disponible pour le PEB
  • Cote : 50376-2010-249
  • Bibliothèque : Université des sciences et technologies de Lille. Service commun de la documentation. Bibliothèque virtuelle.
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.