Intégration de composants de puissance LDMOS compatibles BiCMOS pour les systèmes intelligents : couplages substrat

par Mohamed Abou El Atta Ebrahim

Thèse de doctorat en Dispositifs de l'électronique intégrée

Sous la direction de Christian Gontrand.

Soutenue en 2010

à Villeurbanne, INSA .


  • Résumé

    The evolution of smart power technology offers a variety of advantages in terms of reliability, reduction of interfaces, and reduced weight and size of the components. The first goal of the thesis is to design, analyze and model LDMOSFETs, which are suitable for smart power application. An nLDMOS and a pLDMOS are developed by slight modifications of the standard layers of 0. 35micrometer BICMOS technology (STMicroelectronics technology-like). A Spice model is developed and its parameters are extracted using a system that links the ICCAP extraction tool with the ISE-TCAD tools. Two technologies are proposed to implement the smart power integrated circuits. The first is the planar integration using DTI technique, and the ether one is the new stacked 3D integration using TSVs and RDLs. The impact of the HV output signal from the cLDMOS drain on the operation of the CMOS inverter using mixed-mode simulation is performed using SENTAURUS-TCAD package. On another hand, we begin to study, in RF range, the propagation of EM waves along some interconnections with discontinuities. This study is done in the time domain: FDTD method.

  • Titre traduit

    Designing smart power integrated circuits with LDMOS devices compatible standard BiCMOS technology : substrate coupling


  • Résumé

    La technologie « Smart PIC (Power Integrated Circuits) » devrait avoir un impact sur tous les domaines dans lesquels des dispositifs semi-conducteurs de puissance discrets sont actuellement utilisés. Elle est censée créer des applications basées sur les nouvelles fonctionnalités de contrôle/commande intelligentes. Une meilleure étude des dispositifs haute tension (HT) et une compréhension claire des effets spéciaux sont alors nécessaires: effet de la courbure de jonction sur la tension de claquage, principe de réduction du champ en surface (RESURF). Les dispositifs LDMOS (p et n) développés sont optimisés grâce à des outils avancés de TCAD. Ainsi, ces composants peuvent généralement être utilisés pour une tension d'alimentation de 42V, valeur adaptée aux applications futures de l'automobile. Ces dernières années, est apparue une technologie: l’intégration trois dimensions (3D). Cette dernière utilise des via traversant le silicium (Through-Silicon-Via: TSV) et des couches de redistribution (ReDistribution Layers: RDL), pour interconnecter plusieurs couches de circuits actifs, empilées. L'impact du TSV sur le fonctionnement de l’inverseur CMOS est mis en exergue en utilisant la simulation en mode mixte (modèles SPICE - lois nodales - pour les dispositifs CMOS et la méthode des éléments finis (MEF) pour les régions substrat de ces dispositifs. Finalement, nous initions une étude physique prospective sur les dispositifs empilés dans les circuits 3D, dans la gamme des radiofréquences; en l’occurrence, on scrute la propagation des ondes électromagnétiques le long de certaines interconnections pouvant présenter des discontinuités. Une méthode aux différences (FDTD: Time Domain Finite Differences) est appliquée à l'analyse de certains via, flanqués, par exemple, de deux « striplines », le tout enfoui dans le silicium. La distribution du champ électrique et magnétique, les paramètres de transmission et de réflexion, et la propagation des impulsions le long d’un via sont extraits.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (XX-178 p.)
  • Annexes : Bibliogr. p. 169-178

Où se trouve cette thèse ?

  • Bibliothèque : Institut national des sciences appliquées (Villeurbanne, Rhône). Service Commun de la Documentation Doc'INSA.
  • Disponible pour le PEB
  • Cote : C.83(3643)
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.