Fast simulation strategies and adaptive DVFS ALgorithm for Low Power MPSoCs

• Auteur / Autrice : Marius Gligor
• Direction : Frédéric Pétrot
• Type : Thèse de doctorat
• Discipline(s) : Micro et nanoélectronique
• Date : Soutenance en 2010
• Etablissement(s) : Grenoble INPG

Résumé

La majorité de Systèmes sur Puce fonctionnent sur batterie, mais la technologie des batteries ne suit pas la même progression que l’intégration. Nous proposons dans cette thèse un algorithme logiciel qui cherche à réduire la consommation énergétique en modifiant la fréquence et la tension des processeurs. Afin de déterminer l’efficacité de l’algorithme d’économie d’énergie proposé, nous avons besoin de plateformes de simulation rapides et précises qui supportent le changement de fréquence de chaque processeur. Nous avons défini une stratégie de haut niveau de simulation qui combine la précision des simulateurs orientés matériel à la vitesse des simulateurs orientés comportement. Lorsque des estimations plus précises sont nécessaires, une simulation cycle accurate doit être utilisée. Toutefois, pour accélérer la simulation, des stratégies d’ordonnancement statique non compatibles avec le DVFS sont utilisées. Nous avons défini deux nouvelles approches supportant le DVFS dans ce contexte.

Many System on Chip devices operate unplugged, but as the battery technology does not scale with integration, both the software and the hardware of these devices must be energy efficient. We propose in this thesis a software algorithm that tries to save energy by modifying the processors frequencies and voltage when the system utilization permits. Ln order to test and determine the effectiveness of the proposed energy saving algorithm we need fast and accu rate simulation platforms that support individual frequency change for each processor or subsystem. We'firstly defined a high level simulation strategy that combines the accuracy of the hardware focused simulators with the speed of the behavior focused simulators. When more accu rate estimations are required, a cycle accu rate/bit accu rate simulation must be used. However, to accelerate simulation, static scheduling strategies not compatible with DVFS are used. We defined two new approaches for supporting DVFS in this context.